[发明专利]芯片堆叠模式下PTP的实现方法及实现装置在审
| 申请号： | 201510649053.0 | 申请日： | 2015-10-09 |
| 公开（公告）号： | CN105207734A | 公开（公告）日： | 2015-12-30 |
| 发明（设计）人： | 单哲;杨曙军;龚海东 | 申请（专利权）人： | 盛科网络（苏州）有限公司 |
| 主分类号： | H04J3/06 | 分类号： | H04J3/06 |
| 代理公司： | 南京利丰知识产权代理事务所(特殊普通合伙) 32256 | 代理人： | 王锋 |
| 地址： | 215000 江苏省苏州市*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种芯片堆叠模式下PTP的实现方法及实现装置，PTP报文按照从入端口芯片到出端口芯片的方向依次进入每个芯片，所述方法包括：每个芯片各自计算本芯片内的报文处理时延，并将计算出的所述处理时延写入PTP报文的CF字段，将PTP报文CF字段中的处理时延累加，得到多个堆叠芯片总的处理时延，完成PTP报文的处理。本发明节约了堆叠系统中芯片间的额外带宽占用，优化了芯片相关堆叠功能的设计。 | ||
| 搜索关键词： | 芯片 堆叠 模式 ptp 实现 方法 装置 | ||
【主权项】：
一种芯片堆叠模式下PTP的实现方法，其特征在于，PTP报文按照从入端口芯片到出端口芯片的方向依次进入每个芯片，所述方法包括：每个芯片各自计算本芯片内的报文处理时延，并将计算出的所述处理时延写入PTP报文的CF字段；将PTP报文CF字段中的处理时延累加，得到多个堆叠芯片总的处理时延，完成PTP报文的处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于盛科网络（苏州）有限公司，未经盛科网络（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510649053.0/，转载请声明来源钻瓜专利网。
- 上一篇：遮阳篷手臂拉簧结构
- 下一篇：一种新型太阳能方阵支架
