[发明专利]一种基于FPGA的解密硬件平台

摘要

本发明公开的一种基于FPGA的解密硬件平台，其特征在于：包括转发逻辑FPGA模块，分别与转发逻辑FPGA模块的相连的N个相互独立的FPGA解密子模块、ARM管理子模块，以及为转发逻辑FPGA模块、N个相互独立的FPGA解密子模块、ARM管理子模块供电的电源管理模块，所述的N个相互独立的FPGA解密子模块分别与ARM管理子模块相连，N≥2。本发明的解密硬件平台，满足不同的文档破解，解决现有解密设备功能单一，通用性能差的问题。FPGA满足高速数据传输、接口和高频率的数据运算，可解决高速数据传输和高速数据运输的问题，外挂高速大容量的DDR3，解决了彩虹表的存储难题。

主权项

1.一种基于FPGA的解密硬件平台，其特征在于：包括转发逻辑FPGA模块，分别与转发逻辑FPGA模块相连的N个相互独立的FPGA解密子模块、ARM管理子模块，以及为转发逻辑FPGA模块、N个相互独立的FPGA解密子模块、ARM管理子模块供电的电源管理模块，所述的N个相互独立的FPGA解密子模块分别与ARM管理子模块相连，N≥2；其中转发逻辑FPGA模块，负责数据的下发和上传，与N个相互独立的FPGA解密子模块、ARM子模块通信；与ARM管理子模块通过UPP接口实现通信，完成PC的命令下发和数据上传，通过ARM管理子模块的UART接口进行串口调试；N个相互独立的FPGA解密子模块，通过彩虹表算法破解，实现不同文档特定算法的破解；ARM管理子模块，负责人机接口的中继通信，通过网口实现PC机对底层硬件的管理及底层数据的上传；通过UART串口便于解密设备的调试，ARM管理子模块管理配置转发逻辑FPGA模块和N个相互独立的FPGA解密子模块的程序，对于FPGA解密子模块，ARM根据不同文档的破解需要，管理Nand Flash存储器的配置程序，同时监管异常情况处理和上报。