[发明专利]一种IPS模式TFT基板制备方法在审
| 申请号： | 201510652312.5 | 申请日： | 2015-10-10 |
| 公开（公告）号： | CN105304560A | 公开（公告）日： | 2016-02-03 |
| 发明（设计）人： | 朱东梅;刘力明;符伟杰;邓泽新;黄伟东;李建华 | 申请（专利权）人： | 信利（惠州）智能显示有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/12 |
| 代理公司： | 广州三环专利代理有限公司 44202 | 代理人： | 温旭 |
| 地址： | 516006 广东省惠州市仲*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种IPS模式TFT基板制备方法。所述方法包括：在基板上沉积Gate层的工序；采用CVD工艺，沉积岛层的工序；沉积第一ITO层的工序；沉积源极漏极层的工序；采用CVD工艺，沉积保护层的工序；在本工序中，包括：在进行CVD成膜之前，通过等离子体清洁气体进行清洁的步骤；沉积第二ITO层的工序。应用本发明技术方案，能够在制备过程中抑制膜内灰的产生，从而提升TFT基板整体上的良率。 | ||
| 搜索关键词： | 一种 ips 模式 tft 制备 方法 | ||
【主权项】：
一种IPS模式TFT基板制备方法，其特征在于，所述方法包括：在基板上沉积Gate层的工序；采用CVD工艺，沉积岛层的工序；沉积第一ITO层的工序；沉积源极漏极层的工序；采用CVD工艺，沉积保护层的工序；在本工序中，包括：在进行CVD成膜之前，通过等离子体清洁气体进行清洁的步骤；沉积第二ITO层的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于信利（惠州）智能显示有限公司，未经信利（惠州）智能显示有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510652312.5/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：一种半导体深孔刻蚀后的工艺监控方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
