[发明专利]一种抗错误注入攻击的3D密码芯片的制造方法及装置有效
| 申请号： | 201510716393.0 | 申请日： | 2015-10-29 |
| 公开（公告）号： | CN105227296B | 公开（公告）日： | 2019-01-25 |
| 发明（设计）人： | 邵翠萍;李慧云;徐国卿 | 申请（专利权）人： | 深圳先进技术研究院 |
| 主分类号： | H04L9/00 | 分类号： | H04L9/00;H04L29/06 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 王涛 |
| 地址： | 518055 广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种抗错误注入攻击的3D密码芯片的制造方法及装置，涉及3D密码芯片的安全技术领域。该方法包括：根据密码电路所采用的密码算法所对应的错误注入攻击方法确定密码电路中的敏感逻辑单元；将密码电路进行3D层次划分，将敏感逻辑单元划分到3D层次中的中间层，生成3D层次划分后的3D密码电路；根据3D密码电路中受TSV和STI影响下的载粒子迁移率确定3D密码电路中敏感逻辑单元所处区域的易翻转区域类型；在PMOS易翻转区、NMOS易翻转区或者随机翻转区中的敏感逻辑单元位置处分别插入对应的传感器，完成3D密码芯片的安全性制造。本发明解决了当前的3D密码芯片抵抗错误注入攻击的能力较弱的问题。 | ||
| 搜索关键词： | 一种 错误 注入 攻击 密码 芯片 制造 方法 装置 | ||
【主权项】：
1.一种抗错误注入攻击的3D密码芯片的制造方法，其特征在于，包括：根据密码电路所采用的密码算法所对应的错误注入攻击方法确定密码电路中的敏感逻辑单元；将所述密码电路进行3D层次划分，将所述敏感逻辑单元划分到3D层次中的中间层，生成3D层次划分后的3D密码电路；根据3D密码电路中受硅通孔和浅沟槽隔离影响下的载粒子迁移率确定3D密码电路中敏感逻辑单元所处区域的易翻转区域类型；所述易翻转区域包括：PMOS易翻转区、NMOS易翻转区和随机翻转区；在所述PMOS易翻转区、NMOS易翻转区和随机翻转区中的敏感逻辑单元位置处分别插入对应的传感器，完成3D密码芯片的安全性制造。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳先进技术研究院，未经深圳先进技术研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510716393.0/，转载请声明来源钻瓜专利网。
- 上一篇：安全验证方法和装置
- 下一篇：GMII数据发送方法和装置
