[发明专利]一种改善低介电质薄膜厚度稳定性的方法有效
| 申请号： | 201510716938.8 | 申请日： | 2015-10-28 |
| 公开（公告）号： | CN105405756B | 公开（公告）日： | 2018-06-19 |
| 发明（设计）人： | 钟飞;沈剑平;王科;韩晓刚 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/31 | 分类号： | H01L21/31;H01L21/02 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体领域，尤其涉及一种改善低介电质薄膜厚度稳定性的方法。本发明应用于多硅片成膜工艺的程式中，该方法包括：收集每组硅片的平均成膜时间与平均成膜速率；根据收集的平均成膜时间与平均成膜速率，按照计算方法计算出每组硅片的补偿时间；将成膜时间与对应组的补偿时间相加，得到每组新的成膜时间，以及按照新的成膜时间对硅片进行成膜工艺。 1 | ||
| 搜索关键词： | 成膜 硅片 厚度稳定性 成膜工艺 低介 电质 薄膜 半导体领域 相加 应用 | ||
【主权项】：
1.一种改善低介电质薄膜厚度稳定性的方法，其特征在于，应用于多硅片成膜工艺的程式中，所述方法包括：收集每组硅片的平均成膜时间与平均成膜速率；根据收集的所述平均成膜时间与平均成膜速率，按照计算方法计算出每组硅片的补偿时间；将所述成膜时间与对应组的所述补偿时间相加，得到每组新的成膜时间，以及按照所述新的成膜时间对硅片进行成膜工艺；所述多硅片成膜工艺包括三组硅片；第一组硅片的成膜时间的平均值为基准线；第二组硅片的成膜时间的平均值为t2；第三组硅片的成膜时间的平均值为t3；所述第一组、第二组、第三组硅片的平均成膜速率为Vd；根据平均成膜速率Vd计算出相比于基准线的成膜时间，每超过一预设时间在硅片上的成膜厚度减少![]()
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510716938.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
