[发明专利]基于令牌任务调度策略的FFT加速器装置

摘要

一种基于令牌任务调度策略的FFT加速器装置，包括：FFT加速器，用来控制逻辑完成批量1维FFT运算的控制，给总线控制器发送读写控制参数；总线控制器，根据FFT加速器控制模块的参数，产生读/写DDR存储器或片内SMC存储器的控制信号；FFT计算阵列，包括两个单存储器结构的FFT‑PE；数据通路和命令通路异步处理单元，用来将TeraNet数据主机端口协议转换为内部DMA总线协议，将TeraNet命令从机端口协议转换为内部Pbus总线协议；将两个FFT‑PE中四组存储体访问权限设置为令牌，读部件、写部件、FFT‑PE1执行部件和FFT‑PE2执行部件作为四个功能部件根据令牌对四组存储体进行操作。本发明具有能够降低功能部件等待开销、缩短FFT算法执行时间、提高FFT加速器性能等优点。

主权项

1.一种基于令牌任务调度策略的FFT加速器装置，其特征在于，包括：FFT加速器，用来控制逻辑完成批量1维FFT运算的控制，给总线控制器发送读写控制参数，协调FFT‑PE之间的计算与数据传递；总线控制器，用来根据FFT加速器控制模块的参数，产生读/写DDR存储器或片内SMC存储器的控制信号；FFT计算阵列，包括两个单存储器结构的FFT‑PE，即FFT_PE1和FFT_PE2，用来实现批量1维FFT算法的计算；每个FFT‑PE内部设置两组数据存储器，用来实现初始数据读、计算结果写与FFT计算之间的“乒乓”操作；两个FFT‑PE以循环方式接收来自存储器的数据，进行FFT计算，并将计算结果写入到存储器；数据通路和命令通路异步处理单元，用来负责将TeraNet数据主机端口协议转换为内部DMA总线协议，将TeraNet命令主机端口协议转换为内部Pbus总线协议；同时，还完成系统时钟频率域和FFT时钟频率域的异步对接；将两个所述FFT‑PE中四组存储体访问权限设置为令牌，四组存储体为：FFT1‑RAM0、FFT1‑RAM1、FFT2‑RAM0和FFT2‑RAM1；读部件、写部件、FFT‑PE1执行部件和FFT‑PE2执行部件作为四个功能部件根据令牌对四组存储体进行操作；在令牌对存储体进行操作时，采用以下令牌传递调度策略：（a）读部件、写部件能访问四组存储器，而FFT‑PE1执行部件只能对FFT1‑RAM0、FFT1‑RAM1进行操作，FFT‑PE2执行部件只能对FFT2‑RAM0和FFT2‑RAM1进行操作；（b）令牌的流动顺序是固定的；对每组存储体的执行顺序是先读源数据，然后进行FFT计算，最后将结果通过写部件写入到指定的存储位置；即对于FFT1‑RAM0和FFT1‑RAM1的令牌流动顺序：读部件→FFT‑PE1→写部件→读部件，而对于FFT2‑RAM0和FFT2‑RAM1的令牌流动顺序：读部件→FFT‑PE2→写部件→读部件；（c）令牌互斥性：每个存储体令牌只能有一个功能部件对其进行操作，（d）功能单元互斥性：每个功能单元只能获得一个令牌，对其中一个存储体进行操作，待操作完成后就立即将令牌传递到下一个执行部件。