[发明专利]一种基于FPGA的动力调谐陀螺仪数字再平衡回路

摘要

本发明属于动力调谐陀螺仪的回路的闭环控制技术领域，具体涉及一种基于FPGA的动力调谐陀螺仪数字再平衡回路。本发明包括陀螺仪本体层、硬件电路层、FPGA抽象层；可以使用单FPGA芯片实现数字再平衡控制回路的ADC采样控制，DAC输出控制和控制算法等，FPGA不仅做控制用，同时嵌入Nios II处理器实现复杂的控制算法，使得再平衡电路尺寸大大减小，同时使用软件完成陷波器、积分器和校正算法等，使得调试变得更灵活。

主权项

一种基于FPGA的动力调谐陀螺仪数字再平衡回路，其特征在于：包括陀螺仪本体层、硬件电路层、FPGA抽象层；(1)陀螺仪本体层包括陀螺传感器及桥路和陀螺力矩器线圈；动调陀螺传感器的激磁电源频率为系统设定值，当转子相对壳体发生位移时，陀螺传感器输出经过激磁电源频率调制的包含转子位置信息的交流信号，陀螺传感器输出的交流信号经过桥路进行放大；(2)硬件电路层包括低通滤波器、ADC采样电路、DAC输出电路和V/I转换电路；FPGA抽象层包括Nios II处理器、Avalon总线、ADC采样控制模块和DAC控制模块；陀螺传感器输出的交流信号经过桥路进行放大后进入低通滤波器，在低通滤波器中进行滤波，滤除噪声；在FPGA抽象层中，ADC采样控制模块控制ADC采样电路以系统设定的固定频率对滤除噪声后的信号进行周期性采样，完成对转子位置信息的解调，得到的采样值为代表陀螺转子位置信息的直流电压值；ADC采样电路每次采样结束后将采样值放入FPGA抽象层的存储区，并且触发一次中断；Nios II处理器包括陷波器，数字积分器和校正算法；Nios II处理器接收到ADC采样电路触发的中断后进入中断服务程序，在中断服务程序中，通过Avalon总线读取ADC采样电路得到的采样值，经过陷波器将陀螺的噪声滤除，然后经过数字积分器和校正算法，得到校正后的数字量输出值，以此数字量输出值作为再平衡回路中与输入速率成比例的数字量信息输出，同时将该数字量输出值经过Avalon总线写入到DAC控制器模块中；DAC控制模块收到校正后的数字量输出值后通过DAC输出电路将数字量输出值转换为模拟电压值，输出到V/I转换电路；模拟电压值经过V/I转换电路，转换为电流值并加入到陀螺力矩器线圈中，带动陀螺转子发生偏转，实现再平衡回路的闭环控制。