[发明专利]FPGA器件测试模型建立方法

摘要

本发明涉及FPGA器件测试模型建立方法，包括以下步骤：建立单个逻辑单元的测试模型；建立I/O管脚的双向复用测试模型；当逻辑单元数量是I/O管脚数量的整数倍时，按照管脚的数量将逻辑单元平分，然后再级联，使FPGA内部逻辑单元和I/O管脚的使用覆盖率达到100％；当逻辑单元数量不是I/O管脚数量的整数倍时，将FPGA内部全部逻辑单元和I/O管脚配置成X串A个逻辑单元的级联链和Y串(A+1)个逻辑单元的级联链，使FPGA内部逻辑单元和I/O管脚的使用覆盖率达到100％；建立嵌入式阵列的测试模型。依本发明建立的测试模型，能方便、快捷地模拟出生产厂商设计验证和生产的测试向量，从而实现对FPGA器件的自动测试。

主权项

FPGA器件测试模型的建立方法，包括以下步骤：S1.建立单个逻辑单元的测试模型：S11.将逻辑单元内部的查找表配置为四输入逻辑门；S12.将逻辑单元内部的可编程寄存器配置成触发器；S13.将所述四输入逻辑门与触发器级联，形成单个逻辑单元的测试模型；S2.建立I/O管脚的双向复用测试模型：S21.选择FPGA的一个全局管脚作为方向端，控制I/O管脚的输入/输出状态；S22.选择FPGA的一个普通I/O管脚，连接到模型的I/O端；S23.将所述四输入逻辑门的输入连接到模型的I端，将所述触发器的输出连接到模型的O端，形成I/O管脚的双向复用测试模型；S3.将步骤S1所述的逻辑单元模型与步骤S2所述的I/O管脚模型进行级联：S31.当逻辑单元数量是I/O管脚数量的整数倍时，按照管脚的数量将逻辑单元平分，然后再级联，使FPGA内部逻辑单元和I/O管脚的使用覆盖率达到100％；S32.当逻辑单元数量不是I/O管脚数量的整数倍时，按下述步骤进行级联：S321.按下列公式确定每个级联链中逻辑单元初始数量A：$Int\left(\frac{N}{M}\right)=A$公式中：M为双向I/O管脚数量，N为逻辑单元数量，N>M，且N不能被M整除；S322.选择两种级联链，分别包含A个逻辑单元和(A+1)个逻辑单元，将所述逻辑单元初始数量A代入下列方程组，求出包含A个逻辑单元的第一级联链的个数X和包含(A+1)个逻辑单元的第二级联链的个数Y：$\left\{\begin{array}{c}X+Y=M\\ X\×A+Y\×(A+1)=N\end{array}\right.$方程组中：M为双向I/O管脚数量，N为逻辑单元数量；S323.将FPGA内部全部逻辑单元和I/O管脚配置成X串A个逻辑单元的级联链和Y串(A+1)个逻辑单元的级联链，使FPGA内部逻辑单元和I/O管脚的使用覆盖率达到100％；S4.建立嵌入式阵列的测试模型：S41.确定FPGA单个内部嵌入式阵列所含RAM的容量大小；S42.选择与步骤S41所述RAM等容量的SRAM作为基本存储器单元；S43.将FPGA内部所有EBA以步骤S42所述基本存储器单元串联，形成存储器链的测试模型，覆盖嵌入式阵列内部全部单元。