[发明专利]一种测试闪存电荷聚集的版图结构

摘要

本发明涉及半导体制造技术领域，尤其涉及一种测试闪存电荷聚集的版图结构，通过将位于同一根字线上的部分相邻的两个闪存单元通过导通区连接在一起，以在对任一闪存单元进行写入/擦除操作时，驱使与该闪存单元相连接的其他闪存单元也均进行写入/擦除操作；以分别表征闪存单元编程和擦除时的电荷聚集程度，进而可以区分电性变化是由哪个因素引起的，以便能有针对性地对工艺进行改善。

主权项

1.一种测试闪存电荷聚集的版图结构，其特征在于，所述版图结构包括：若干闪存单元；以及若干根字线，且每根所述字线均与多个所述闪存单元的控制栅连接；其中，任一根所述字线连接的多个所述闪存单元中，相邻的部分所述闪存单元通过导通区予以连接，以在对任一所述闪存单元进行写入/擦除操作时，驱使与该闪存单元相连接的其他闪存单元也均进行写入/擦除操作；所述闪存单元包括：半导体衬底，设置有有源区；浮栅，设置于所述半导体衬底和所述控制栅之间；擦除栅结构，设置于相邻的两个所述控制栅之间的所述半导体衬底之上；其中，部分所述有源区设置于所述控制栅的下方，以形成将相邻的部分所述闪存单元予以连接的所述导通区；进行擦除操作时，被擦除闪存单元和与所述被擦除闪存单元相连接的其他闪存单元中的电子会同时穿过各自的隧穿氧化层进入擦除栅多晶硅；通过操作所述闪存单元写入和擦除时产生的电性特征曲线判断所述闪存单元中引起衰退的弱点因素。