[发明专利]基于FPGA的NOR Flash抗辐照性能测试系统

摘要

本发明公开了一种基于FPGA的NOR Flash抗辐照性能测试系统，用于解决现有测试系统测试效率低及安全性差的技术问题，包括通过千兆以太网连接的上位机和下位机；上位机用于发出操作指令、统计测试结果数据及显示测试工作状态；下位机包括用于实现物理层数据收发的千兆以太网芯片、FPGA控制模块、晶体振荡器和程序配置端口，其中FPGA控制模块包括以太网通信模块、指令解析模块、片选信号模块、地址总线驱动模块、控制总线驱动模块、读数据缓存模块和连接端口。本发明能够单次测量一片或者多片NOR Flash，且上位机远离辐射源，可用于获得辐照环境下NOR Flash发生错误的几率数据。

主权项

一种基于FPGA的NOR Flash抗辐照性能测试系统，包括上位机(1)和下位机(2)，其特征在于：所述上位机(1)和下位机(2)之间通过千兆以太网连接；所述上位机(1)用于发出操作指令、统计测试结果数据及显示测试工作状态；所述下位机(2)包括千兆以太网芯片(21)、FPGA控制模块(22)、晶体振荡器(23)和程序配置端口(24)；其中，千兆以太网芯片(21)，用于实现上位机(1)和下位机(2)之间千兆以太网通信的物理层数据收发；FPGA控制模块(22)包括以太网通信模块(221)、指令解析模块(222)、片选信号模块(223)、地址总线驱动模块(224)、控制总线驱动模块(225)、读数据缓存模块(226)和连接端口(227)；所述以太网通信模块(221)用于完成千兆以太网的网络协议；所述指令解析模块(222)用于解析通过千兆以太网收到的上位机指令；所述片选信号模块(223)用于提供待测的NOR Flash的片选使能信号；所述地址总线驱动模块(224)用于生成选出的待测NOR Flash的地址信号；所述控制总线驱动模块(225)用于生成选出的待测NOR Flash的控制信号；所述读数据缓存模块(226)用于对读取的选出的待测NOR Flash的数据进行缓存；连接端口(227)，用于实现FPGA控制模块(22)与不同数量待测NORFlash的连接；晶体振荡器(23)，用于提供FPGA控制模块(22)工作的时钟信号；程序配置端口(24)，用于对FPGA控制模块(22)进行程序配置。