[发明专利]一种构建超混沌系统的抗扰控制设计方法

摘要

本发明公开了一种构建超混沌系统的抗扰控制设计方法及超混沌电路。其中该超混沌电路包括四个通道电路。第一通道电路的输出信号x作为第二、三、四通道电路的一路输入信号，同时它经反相器反相后又作为第一通道电路及第二通道电路的一路输入信号。第二通道电路的输出信号y作为第一、三、四通道电路的一路输入信号。第三通道电路的输出z作为第二通道电路和第四通道电路的一路输入信号。第四通道电路的输出u作为第一通道电路的一路输入。该电路能够在较大的参数范围内获得超混沌动力学特性。

主权项

一种超混沌电路，其特征在于包括第一通道电路、第二通道电路，第三通道电路和第四通道电路，其中：第一通道电路中第一、二、二十四电阻R₁、R₂、R₂₄的一端分别接收第三、六、十四运算放大器U₃，U₆，U₁₄的输出信号，另一端与第一运算放大器U₁的反相输入端相连，第一运算放大器U₁的同相输入端接地，第一运算放大器U₁的输出端与第四电阻R₄的一端相连；第四电阻R₄的另一端与第二运算放大器U₂的反相输入端相连，第二运算放大器U₂的反相输入端与其输出端之间并接第一积分电容C₁，第二运算放大器U₂的同相输入端接地，第二运算放大器U₂的输出信号给第二、三、四通道电路，第二运算放大器U₂的输出与第五电阻R₅的一端相连；第五电阻R₅的另一端与第三运算放大器U₃的反相输入端相连，第三运算放大器U₃的反相输入端与输出端之间并接第六电阻R₆，第三运算放大器U₃的同相输入端接地，第三运算放大器U₃的输出端的输出信号给第一及第二通道电路；第二通道电路中第七、八电阻R₇，R₈分别接收两路输入信号，它们分别来自第三运算放大器U₃和第六运算放大器U₆；第七、八电阻R₇，R₈的另一端均与第四运算放大器U₄的反相输入端相连，第四运算放大器U₄的同相输入端接地，第四运算放大器U₄的反相输入端与输出端之间并接第九电阻R₉，第四运算放大器U₄的输出与第十一电阻R₁₁相连，第十一电阻R₁₁的另一端与第五运算放大器U₅的反相输入端相连，第十电阻R₁₀一端与第五运算放大器U₅的反相输入端相连，另一端接收第二运算放大器U₂的输出，第十二电阻R₁₂一端与第五运算放大器U₅的反相输入端相连，另一端与第一模拟乘法器A₁的输出端相连，第一模拟乘法器A₁的两个输入端则分别接收第三运算放大器和第八运算放大器U₃，U₈的输出，第一模拟乘法器A₁的输出端与第十二、三十二电阻R₁₂，R₃₂相连，第五运算放大器U₅的同相输入端接地，第五运算放大器U₅的反相输入端与输出端之间并接第十四电阻R₁₄，第十五电阻R₁₅的一端与第五运算放大器U₅的输出端相连，另一端与第六运算放大器U₆的反相输入端相连，第六运算放大器U₆的同相输入端接地，第六运算放大器U₆的反相输入端和输出端之间并接第二积分电容C₂，第六运算放大器U₆输出信号给第一至四通道电路；第三通道电路中第二模拟乘法器A₂分别接收第二运算放大器U₂、第六运算放大器U₆的输出，第二模拟乘法器A₂的输出与第十六电阻R₁₆的一端相连，第十六电阻R₁₆的另一端与第七运算放大器U₇的反相输入端相连，第十三电阻R₁₃的一端接收第九运算放大器U₉的输出，另一端与第七运算放大器U₇的反相输入端相连，第七运算放大器U₇的反相输入端与其输出端之间并接第十七电阻R₁₇，第七运算放大器U₇的同相输入端接地，第二十七电阻R₂₇的一端与第七运算放大器U₇的输出端相连，另一端与第八运算放大器U₈的反相输入端相连，第八运算放大器U₈的反相输入端与其输出端之间并接第三积分电容C₃，第八运算放大器U₈的同相输入端接地，其输出端给出信号到第一模拟乘法器A₁以及第二十八电阻R₂₈，第二十八电阻R₂₈的另一端与第九运算放大器U₉的反相输入端相连，在第九运算放大器U₉的反相输入端与其输出端之间并接第二十九电阻R₂₉，第九运算放大器U₉的同相输入端接地，第九运算放大器U₉输出到第十三电阻R₁₃；第四通道电路中第十八电阻R₁₈的一端接收第二运算放大器U₂的输出，另一端与第十运算放大器U₁₀的反相输入端相连，第十运算放大器U₁₀的反相输入端与其输出端之间并接第三十七电阻R₃₇，第十运算放大器U₁₀的输出与第二十一、二十二电阻R₂₁，R₂₂相连，第十运算放大器U₁₀的同相输入端接地，第二十五电阻R₂₅的一端接收第六运算放大器U₆的输出，另一端与第十五运算放大器U₁₅的反相输入端相连，第十五运算放大器U₁₅的输出与反相输入端之间并接第二十电阻R₂₀，第十五运算放大器U₁₅的同相输入端接地，第十五运算放大器U₁₅的输出与第二十六电阻R₂₆的一端相连，第二十六电阻R₂₆的另一端与第十六运算放大器U₁₆的反相输入端相连，在第十六运算放大器U₁₆的反相输入端与输出端之间并接第三十四电阻R₃₄，第十六运算放大器U₁₆的输出端与第三十五电阻R₃₅的一端相连，第十六运算放大器U₁₆的同相输入端接地，第二十二、三十五电阻R₂₂，R₃₅的另一端均与第十二运算放大器U₁₂的反相输入端相连，第十二运算放大器U₁₂的反相输入端与输出端之间并接第三十六电阻R₃₆，第十二运算放大器U₁₂的输出端与第三十电阻R₃₀相连，第十二运算放大器U₁₂的同相输入端接地，第二十一电阻R₂₁的另一端与第十一运算放大器U₁₁的反相输入端相连，第十一运算放大器U₁₁的反相输入端与输出端之间并接第十九电阻R₁₉，第十一运算放大器U₁₁的输出端与第二十三电阻R₂₃相连，第二十三、三十电阻R₂₃，R₃₀的另一端均与第十三运算放大器U₁₃的反相输入端相连，第三十二电阻R₃₂的一端接收第一模拟乘法器A₁的输出，另一端与第十三运算放大器U₁₃的反相输入端相连，第十三运算放大器U₁₃的反相输入端与输出端之间并接第三十一电阻R₃₁，第十三运算放大器U₁₃的输出端与第三十三电阻R₃₃相连，第三十三电阻R₃₃的另一端与第十四运算放大器U₁₄的反相输入端相连，第十四运算放大器U₁₄的反相输入端与输出端之间并接第四积分电容C₄，第十四运算放大器U₁₄的输出信号给第一通道电路的第二十四电阻R₂₄。