[发明专利]芯片封装方法及芯片封装结构有效
申请号: | 201510849034.2 | 申请日: | 2015-11-27 |
公开(公告)号: | CN105489542B | 公开(公告)日: | 2019-06-14 |
发明(设计)人: | 谭小春 | 申请(专利权)人: | 矽力杰半导体技术(杭州)有限公司 |
主分类号: | H01L21/683 | 分类号: | H01L21/683;H01L21/48;H01L21/56;H01L23/31;H01L23/49 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 310012 浙江省杭州市*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供了一种芯片封装方法及芯片封装结构,所述封装方法包括:在载体表面的第一区域上形成焊线管脚,并在芯片的非有源面形成绝缘层,然后将芯片通过所述绝缘层粘贴到载体表面的第二区域,在进行引线键合和塑封工艺后,将载体与塑封体相剥离,使得绝缘层和焊线管脚裸露在塑封体的表面。这种封装方法形成的封装结构在贴装到PCB板上时,可保证芯片的非有源面与PCB之间的绝缘性,保证了封装结构的电气特性。此外,所述封装方法,无需使用预先制作好的引线框架,而是在封装的过程中形成焊线管脚,有利于提高封装设计的灵活性。 | ||
搜索关键词: | 芯片 封装 方法 结构 | ||
【主权项】:
1.一种芯片封装方法,包括:在载体的第一表面的第一区域上形成焊线管脚,并在芯片的非有源面形成绝缘层,所述芯片的非有源面与所述芯片的有源面相对;将所述芯片通过所述绝缘层贴装在所述载体的第一表面的第二区域上;将所述芯片的有源面上的电极通过导电引线与所述焊线管脚电连接,然后进行塑封工艺,以形成覆盖所述芯片和焊线管脚的包封体;将所述载体与所述包封体进行剥离,以将所述焊线管脚和绝缘层裸露在所述包封体的表面,其中,在形成所述焊线管脚前,先至少将所述第二区域进行表面平坦化处理,以使得采用机械剥离方法将所述载体与所述包封体进行剥离时,所述绝缘层可与所述第二区域相剥离开,且将采用所述芯片封装方法形成的芯片封装结构贴装在PCB上时,所述绝缘层用于保证所述芯片的非有源面与所述PCB板之间的绝缘性。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司,未经矽力杰半导体技术(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510849034.2/,转载请声明来源钻瓜专利网。
- 上一篇:导航路径显示方法、导航装置及计算机程序产品
- 下一篇:冰箱
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造