[发明专利]适用于电源管理的高摆率PSRR增强型单级放大器在审
申请号: | 201510851992.3 | 申请日: | 2015-11-27 |
公开(公告)号: | CN105429601A | 公开(公告)日: | 2016-03-23 |
发明(设计)人: | 肖夏;张庚宇 | 申请(专利权)人: | 天津大学 |
主分类号: | H03F1/30 | 分类号: | H03F1/30;H03F1/42;H03F3/45 |
代理公司: | 天津市北洋有限责任专利代理事务所 12201 | 代理人: | 李素兰 |
地址: | 300072*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种适用于电源管理的高摆率PSRR增强型单级放大器,所述放大器由第一至第十五PMOS晶体管M0、M1a、M1b、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10以及第一至第十二NMOS晶体管M11a、M11b、M11c、M12a、M12b、M12c、M3a、M3b、M3c、M4a、M4b、M4c共二十七个MOS晶体管构成;选取第二至第五PMOS晶体管M1a、M1b、M2a和M2b作为信号输入端,分别输入差模信号Vin+和Vin-,经过第一撕裂差分输入级、摆率增强电流镜、最后经过PSRR增强级输出到Vout。本发明在低压低功耗同等面积和功耗条件下,提高放大器的摆率SR和增强PSRR,并具有较高的直流增益和带宽扩展特性。 | ||
搜索关键词: | 适用于 电源 管理 高摆率 psrr 增强 型单级 放大器 | ||
【主权项】:
一种适用于电源管理的高摆率PSRR增强型单级放大器,其特征在于,所述放大器由第一至第十五PMOS晶体管M0、M1a、M1b、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10以及第一至第十二NMOS晶体管M11a、M11b、M11c、M12a、M12b、M12c、M3a、M3b、M3c、M4a、M4b、M4c共二十七个MOS晶体管构成;其中:第一、第八至第十一PMOS晶体管M0、M14a、M14b、M5、M6的源极共同接供电电源VDD;所有PMOS晶体管M0、M1a、M1b、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD;第一至第十二NMOS晶体管M11a、M11b、M11c、M11d、M12a、M12b、M12c、M12d、M3a、M3b、M3c、M4a、M4b、M4c的衬底接地GND;第七至第十二NMOS晶体管M3a、M3b、M3c、M4a、M4b、M4c的源极共同接地GND;第一、第八、第九PMOS晶体管M0、M14a、M14b的栅极接第一偏置电压Vb1;第一PMOS晶体管M0的漏极接第二至第五PMOS晶体管M1a、M1b、M2a、M2b的源极;第二至第三PMOS晶体管M1a、M1b的栅极接输入端Vp;第四至第五PMOS晶体管M2a、M2b的栅极接输入端Vn;第二PMOS晶体管M1a的漏极、第六NMOS晶体管M12c的源极共同接第十NMOS晶体管M4a的漏极;第四PMOS晶体管M2a的漏极、第三NMOS晶体管M11c的源极共同接第七NMOS晶体管M3a的漏极;第三PMOS晶体管M1b的漏极、第七至第九NMOS晶体管M3a、M3b、M3c的栅极共同接第二NMOS晶体管M11b的漏极;第五PMOS晶体管M2b的漏极、第十至第十二NMOS晶体管M4a、M4b、M4c的栅极共同接第五NMOS晶体管M12b的漏极;第一至第六NMOS晶体管M11a、M11b、M11c、M12a、M12b、M12c的栅极共同接第二偏置电压Vb3;第二NMOS晶体管M11b的源极接第九NMOS晶体管M3c的漏极;第一NMOS晶体管M11a的源极接第八NMOS晶体管M3b的漏极;第五NMOS晶体管M12b的源极接第十二NMOS晶体管M4c的漏极;第四NMOS晶体管M12a的源极接第十一NMOS晶体管M4b的漏极;第三NMOS晶体管M11c的漏极、第六PMOS晶体管M13a的漏极、第十四PMOS晶体管M9的漏极共同接第十三PMOS晶体管M8的栅极;第六NMOS晶体管M12c的漏极、第七PMOS晶体管M13b的漏极、第十五PMOS晶体管M10的漏极共同接第十二PMOS晶体管M7的栅极;第八PMOS晶体管M14a的漏极、第六PMOS晶体管M13a的源极共同接第一NMOS晶体管M11a的漏极;第九PMOS晶体管M14b的漏极、第七PMOS晶体管M13b的源极共同接第四NMOS晶体管M12a的漏极;第六、第七、第十四、第十五PMOS晶体管M13a、M13b、M9、M10的栅极共同接地二偏置电压Vb2;第十、第十一PMOS晶体管M5、M6的栅极共同接第十二PMOS晶体管M7的漏极和第十四PMOS晶体管M9的源极;第十PMOS晶体管M5的漏极接第十二PMOS晶体管M7的源极;第十一PMOS晶体管M6的漏极接第十三PMOS晶体管M8的源极;第十三PMOS晶体管M8的漏极、第十五PMOS晶体管M10的源极共同接输出端Vout;选取第二至第五PMOS晶体管M1a、M1b、M2a和M2b作为信号输入端,分别输入差模信号Vin+和Vin‑,经过包括第二至第五PMOS晶体管管M1a、M1b、M2a、M2b的第一撕裂差分输入级以及包括第二至第五PMOS管M1a、M1b、M2a、M2b与第一至第十二NMOS晶体管M11a、M11b、M11c、M12a、M12b、M12c、M3a、M3b、M3c、M4a、M4b、M4c的循环折叠共源共栅放大级,由NMOS晶体管M3a~M3c、M4a~M4c、M11a~M11c和M12a~M12c所构成的摆率增强电流镜、最后经过由PMOS晶体管M7~M10构成的PSRR增强环路输出到输出端Vout。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510851992.3/,转载请声明来源钻瓜专利网。