[发明专利]半导体结构的形成方法

摘要

本发明提供一种半导体结构的形成方法，包括：在栅极层上形成第一硬掩膜层之后，去除第二区域的第一硬掩膜层，保留第一区域的第一硬掩膜层，并在第一硬掩膜层和第二区域的栅极层上形成第二硬掩膜层，所述第二硬掩膜层的厚度小于第一硬掩膜层。因此，当第二硬掩膜层不经过刻蚀减薄而直接作为第三栅极下方的绝缘介质层保留下来时，其厚度不至于过大而影响存储器的性能。此外，在对第一硬掩膜层、第二硬掩膜层和栅极层进行刻蚀之前，在第二硬掩膜层上涂布抗反射涂层。抗反射涂层可以在刻蚀过程中保护第二区域的第二硬掩膜层，保证第二硬掩膜层的均匀性。从而增加第三栅极下方的绝缘介质层的均匀性，进而改善存储器件的性能。

主权项

1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括用于形成逻辑器件的第一区域和用于形成存储器件的第二区域；在所述衬底上形成栅极层；在所述栅极层上形成第一硬掩膜层；去除第二区域的所述第一硬掩膜层，保留所述第一区域的第一硬掩膜层；在剩余第一硬掩膜层和所述第二区域的栅极层上形成第二硬掩膜层，所述第二硬掩膜层的厚度小于第一硬掩膜层；在所述第二硬掩膜层上涂布抗反射涂层；图形化所述第一区域的第一硬掩膜层、第二硬掩膜层和抗反射涂层，在所述第一区域形成第一栅极硬掩膜；图形化所述第二区域的第二硬掩膜层和抗反射涂层，在所述第二区域形成第二栅极硬掩膜；以所述第一栅极硬掩膜、第二栅极硬掩膜为掩膜刻蚀所述栅极层，在所述第一区域衬底上形成第一栅极，并在所述第二区域衬底上形成第二栅极；去除所述第二硬掩膜层上的抗反射涂层；在所述第二栅极表面的第二硬掩膜层上形成第三栅极；去除所述第一栅极上剩余的第一硬掩膜层和第二硬掩膜层；对所述第一栅极两侧的衬底进行掺杂形成第一源区和第一漏区，以形成用作逻辑器件的第一晶体管；对所述第二栅极和所述第三栅极两侧的衬底进行掺杂形成第二源区和第二漏区，以形成用作存储器件的第二晶体管，所述第二栅极为所述第二晶体管的浮栅，所述第三栅极为所述第二晶体管的控制栅。