[发明专利]高速数据接口主机端控制器

摘要

低数据抖动的主机端控制器，以逻辑物理层提供多组低速数据，经由跨时域数据传输模块交由对应的电子物理层转换为高速数据传递至对应的外部装置，且还具有多工器。所述电子物理层对应多个时钟信号之一操作。该多工器接收所述时钟信号，以输出共同时钟信号供逻辑物理层据以提供所述多组低速数据。该跨时域数据传输模块根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据，并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。

主权项

一种高速数据接口主机端控制器，其特征在于，包括：逻辑物理层以及多个电子物理层，其中，该逻辑物理层提供多组低速数据，再分别由对应的所述电子物理层转换为高速数据，并分别传递至多个外部装置之一，且所述电子物理层各自对应多个时钟信号之一操作；多工器，接收所述电子物理层所对应的所述多个时钟信号，以输出共同时钟信号供该逻辑物理层据以提供所述多组低速数据；以及跨时域数据传输模块，耦接于所述逻辑物理层与所述电子物理层之间，根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据，并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。