[发明专利]一种计时方法及装置

摘要

本发明提供了一种计时方法及装置，所述方法包括：对基本时钟进行格雷码计数，得到格雷码计数输出；分别对格雷码计数输出中的最低位输出进行移相得到m路子时钟，其中，各路子时钟与所述最低位输出的相位差满足：且180°能被α整除，n为满足0＜n＜(180°/α)的整数；若90°能α被整除，m＝180/α‑2，若90°不能被α整除，m＝180/α‑1；当预定事件发生时，根据格雷码计数输出的输出值、m路子时钟的输出、基本时钟的周期和α，获得对所述预定事件的计时结果。可见，本发明减少了计数单元的个数，同时m路子时钟的输出与格雷码计数输出不会出现同时跳变的情况，提高了计时准确性。

主权项

1.一种计时方法，其特征在于，所述方法包括：对基本时钟进行格雷码计数，得到格雷码计数输出；分别对所述格雷码计数输出中的最低位输出进行移相，得到m路子时钟，其中，所述m路子时钟中各路子时钟与所述最低位输出的相位差满足：且180°能被α整除，n为满足0＜n＜(180°/α)的整数；若90°能α被整除，m＝180/α‑2，若90°不能被α整除，m＝180/α‑1；α为能够整除180°的角度值；当预定事件发生时，根据所述格雷码计数输出的输出值、所述m路子时钟的输出、所述基本时钟的周期和所述α，获得对所述预定事件的计时结果；所述计时结果为(B×90°/α+X)×Δt；其中，B为所述格雷码计数输出的输出值，X为子时钟计数值，若B被4除得到的余数为0，X为SP中高电平的个数，SP为所述m路子时钟的输出，若B被4除得到的余数为1，X为SP中高电平的个数与i的差值，若B被4除得到的余数为2，X为2×i的积与SP中高电平的个数的差值，若B被4除得到的余数为3，X为i与SP中高电平的个数的差值，i为大于或等于90°/α‑1的最小整数，Δt是计时精度，Δt＝t0×α/90°，t0为所述基本时钟的周期。