[发明专利]基于FPGA的BCH编解码装置及其编解码方法

摘要

本发明公开了一种基于FPGA的BCH编解码方法，思路为：通过接收模块接收信号数据，并将所述信号数据发送至BCH编码模块，BCH编码模块对所述信号数据进行分段编码，得到所述信号数据对应的r个比特校验位，然后将所述信号数据和所述比特校验位分别存储到存储模块中；从存储模块中获取所述信号数据和所述校验位后进行BCH解码，得到码字多项式R(x)，并据此得到码字多项式R(x)的Q个伴随式，进而得到所述信号数据在存储过程中产生错误的错误位置多项式；根据所述信号数据在存储过程中产生错误的错误位置多项式，以及钱搜索遍历算法求解所述错误位置多项式的根，并据此纠正所述信号数据在存储过程的错误数据位，得到存储在存储模块中的正确信号数据。

主权项

1.一种基于FPGA的BCH编解码方法，基于搭建于FPGA芯片上的接收模块、BCH编码模块、存储模块和BCH解码模块，其特征在于，所述基于FPGA的BCH编解码方法包括以下步骤：步骤1，通过接收模块接收信号数据，并将所述信号数据发送至BCH编码模块，BCH编码模块对所述信号数据进行分段编码，得到所述信号数据对应的r个比特校验位，然后将所述信号数据和所述r个比特校验位分别存储到存储模块中；其中，r表示自然数；在步骤1中，所述信号数据对应的r个比特校验位，是根据所述信号数据进行分段编码后的数据位长度为i的并行BCH编码校验公式ri(x)计算得到的，其计算过程为：1.1初始化：r‑1(x)表示所述信号数据进行分段编码后对生成多项式求余所得到的初始值，r‑1(x)＝0，M0表示所述信号数据的第1组八位数据，M1表示所述信号数据的第2组八位数据，…，Mk/8表示所述信号数据的第(k/8)+1组八位数据，0≤i＜k/8，k表示所述信号数据进行分段编码后的数据位长度，g(x)表示设定的BCH码的生成多项式，p表示迭代次数，且p的初始值为1；1.2根据所要进行编码的第1组八位数据M0和接收信号数据对生成多项式求余所得到的初始值r‑1(x)，计算得到第1次迭代后的第2组八位数据对生成多项式求余所得到的值r0(x)，r0(x)为r‑1(x)x8+M0对g(x)求余所得；1.3令p的值加1；1.4根据所要进行编码的第p组八位数据Mp‑1和第p‑1次迭代后的第p‑1组八位数据对生成多项式求余所得到的值rp‑2(x)，计算得到第p次迭代后的第p+1组八位数据对生成多项式求余所得到的值rp‑1(x)，rp‑1(x)为rp‑2(x)x8+Mp‑1对g(x)求余所得；1.5依次重复执行子步骤1.3和1.4，直到得到第k/8次迭代后的第(k/8)+1组八位数据对生成多项式求余所得到的值r(k/8)‑1(x)，迭代停止，此时得到所述信号数据对应的r个比特校验位；其中，p∈{1,2,…,k/8}，k表示所述信号数据进行分段编码后的数据位长度；步骤2，从存储模块中获取所述信号数据和所述r个比特校验位，得到码字多项式R(x)，并将所述码字多项式R(x)发送至BCH解码模块，BCH解码模块对所述码字多项式R(x)进行解码，计算得到码字多项式R(x)的Q个伴随式；其中，Q表示自然数；步骤3，根据码字多项式R(x)的Q个伴随式，计算得到所述信号数据在存储过程中产生错误的错误位置多项式；步骤4，根据所述信号数据在存储过程中产生错误的错误位置多项式纠正所述信号数据在存储过程的错误数据位，进而得到存储在存储模块中的正确信号数据。