[发明专利]基于FPGA继电器断开时间的测试装置及测试方法

摘要

本发明涉及一种基于FPGA继电器断开时间的测试装置及测试方法。测试装置包括信号输入单元、FPGA测试单元和显示执行单元；信号输入单元包括继电器和反向器；FPGA测试单元包括采集功能模块、比较功能模块、计时功能模块和显示功能模块；显示执行单元包括功能选择按键和计时显示器。测试方法包括下列步骤1)、信号输入单元中的继电器触点断开时为低电平信号，反向器进将低电平信号变为高电平信号，送给采集功能模块，开始计时继电器的断开时间和断开次数；2)、继电器触点闭合时为高电平信号，不进行采集；3)、断开时间和断开次数实时送给比较功能模块，比较出最大断开时间；4)、振动完成时，按下功能选择按键，计时显示器进行显示输出。

主权项

一种基于FPGA继电器断开时间的测试装置，其特征在于：包括信号输入单元(1)、FPGA测试单元(2)和显示执行单元(3)；所述信号输入单元(1)包括继电器和反向器；所述FPGA测试单元(2)包括采集功能模块、比较功能模块、计时功能模块和显示功能模块，计时功能模块提供时间基准,可以改变时钟频率50MHz～200MHz；所述显示执行单元(3)包括功能选择按键和计时显示器。