[发明专利]半导体器件及其制造方法有效
| 申请号： | 201510977440.7 | 申请日： | 2015-12-23 |
| 公开（公告）号： | CN105789308B | 公开（公告）日： | 2020-10-16 |
| 发明（设计）人： | 安孙子雄哉;江口聪司;市村昭雄;山口夏生;饭田哲也 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体器件及其制造方法。在包括周期性布置p型柱和n型柱的超结结构的半导体器件中，形成半导体元件的单元区中的p型柱区的深度制造得比围绕单元区的中间区中的p型柱区的深度浅。由此，单元区的击穿电压低于中间区的击穿电压。使雪崩击穿现象优选发生在即使在产生雪崩电流也会使使该电流分散和平稳流动的单元区中。由此，能避免局部电流集中和伴随发生的击穿，并因此能提高雪崩电阻，即使半导体器件损坏的雪崩电流量。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件，包括：半导体层，所述半导体层包括第一区域和围绕所述第一区域的第二区域；多个第一导电类型的第一柱和多个第二导电类型的第二柱，所述第一柱和所述第二柱形成在所述第一区域中的所述半导体层中，第二导电类型是第一导电类型的相反导电类型；半导体元件，所述半导体元件形成在所述第一区域中的所述半导体层上方；和多个第一导电类型的第三柱和多个第二导电类型的第四柱，所述第三柱和所述第四柱形成在所述第二区域中的所述半导体层中，其中，所述第一柱和所述第二柱交替布置，其中，所述第三柱和所述第四柱交替布置，其中，所述第一柱中的每一个布置在第一沟槽中，所述第一沟槽形成在所述半导体层中，其中，所述第三柱中的每一个布置在第二沟槽中，所述第二沟槽形成在所述半导体层中，并且其中，所述第一柱的深度比所述第三柱的深度浅，所述第一柱的深度是所述第一沟槽中的第一导电类型的区域的深度，所述第三柱的深度是所述第二沟槽中的第一导电类型的区域的深度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510977440.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
