[发明专利]一种基于与或非结构的可编程逻辑单元有效
| 申请号： | 201510988404.0 | 申请日： | 2015-12-24 |
| 公开（公告）号： | CN105610427B | 公开（公告）日： | 2018-09-11 |
| 发明（设计）人： | 黄志洪;韦援丰;杨立群;李威;魏星;江政泓;林郁;杨海钢 | 申请（专利权）人： | 中国科学院电子学研究所 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 宋焰琴 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能；其中，所述与或非基本单元包括：上拉网络pFET逻辑电路模块和下拉网络nFET逻辑电路模块；上拉网络pFET逻辑电路模块包括至少一个第一至至少一个第五pFET管，所述下拉网络nFET逻辑电路模块包括至少一个第一至至少一个第五nFET管。本发明采用可编程与或非门(NANDOR)作为基本AIC单元，相比于与非锥结构，信号所需通过的电路级数少，面积更小，速度可更快，通过调整管子参数在实现不同功能延时差异较小。 | ||
| 搜索关键词： | 一种 基于 结构 可编程 逻辑 单元 | ||
【主权项】：
1.一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能，通过多级互连，可实现任何逻辑功能表达式；其中，所述与或非基本单元包括：上拉网络pFET逻辑电路模块和下拉网络nFET逻辑电路模块；上拉网络pFET逻辑电路模块包括至少一个第一pFET至至少一个第五pFET管；所述至少一个第一pFET管和至少一个第三pFET管的源极接电源，所述至少一个第一pFET管的漏极接至少一个第二pFET管和至少一个第五pFET管的源极，所述至少一个第三pFET管的漏极接至少一个第四pFET管的源极和所述至少一个第五pFET管的漏极，所述至少一个第二pFET和所述至少一个第四pFET管的的漏极信号线y端；所述至少一个第一pFET和至少一个第二pFET管的栅极分别接所述第一输入数据和SRAM存储单元的输出控制信号中的一个，所述至少一个第三pFET至至少一个第四pFET管至少之一的栅极接所述第二输入数据，至少一个第五pFET管的栅极接所述SRAM存储单元的输出控制信号的反相信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所，未经中国科学院电子学研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510988404.0/，转载请声明来源钻瓜专利网。
- 上一篇：从重排混合物中回收己内酰胺的系统和方法
- 下一篇：一种低失真音频信号发生方法
