[发明专利]一种应用于分数分频锁相环的低杂散线性化电路结构

摘要

本发明公开了一种应用于分数分频锁相环的低杂散线性化电路结构，包括：第一鉴频鉴相器、第一电荷泵、环路滤波器、压控振荡器、分频器、第二鉴频鉴相器和第二电荷泵；第二鉴频鉴相器的输出端连接第二电荷泵的输入端，第二鉴频鉴相器根据获取的两路参考信号产生具有相位差的UP3信号和DN2信号用于控制第二电荷泵产生第二偏置电流；环路滤波器的输入端分别连接第一电荷泵的输出端和第二电荷泵的输出端，第一偏置电流和第二偏置电流合路形成环路滤波器的输入电流，环路滤波器的输出端连接压控振荡器的输入端用于根据输入电流向压控振荡器输入电压信号。本发明不仅能消除由于PFD/CP的非线性性引起的噪声混叠效应，改善带内噪声，而且不会恶化参考杂散。

主权项

1.一种应用于分数分频锁相环的低杂散线性化电路结构，其特征在于，包括：PFD/CP、复制PFD/CP、环路滤波器、压控振荡器VCO和分频器Divider；PFD/CP包括第一鉴频鉴相器PFD1和第一电荷泵CP1；复制PFD/CP包括第二鉴频鉴相器PFD2和第二电荷泵CP2；第一鉴频鉴相器PFD1的第一输入端、第二鉴频鉴相器PFD2的第一输入端和第二输入端用于获取参考信号FREF；压控振荡器VCO的输出信号作为锁相环的输出信号FOUT；压控振荡器VCO的输出端连接分频器Divider的输入端，分频器Divider的输出端连接第一鉴频鉴相器PFD1的第二输入端；输出信号FOUT经过分频器Divider产生分频信号Div并输入第一鉴频鉴相器PFD1；第一鉴频鉴相器PFD1的输出端连接第一电荷泵CP1输入端，其根据参考信号FREF和分频信号Div产生具有相位差的UP1信号和DN1信号；并根据UP1信号和DN1信号控制第一电荷泵CP1产生第一偏置电流INET1；第二鉴频鉴相器PFD2的输出端连接第二电荷泵CP2的输入端，第二鉴频鉴相器PFD2根据获取的两路参考信号FREF产生具有相位差的UP3信号和DN2信号用于控制第二电荷泵CP2产生第二偏置电流INET2；环路滤波器的输入端分别连接第一电荷泵CP1的输出端和第二电荷泵CP2的输出端，第一偏置电流INET1和第二偏置电流INET2合路形成环路滤波器的输入电流INET，环路滤波器的输出端连接压控振荡器VCO的输入端用于根据输入电流INET向压控振荡器VCO输入电压信号。