[实用新型]使用于多个CPU的实时时钟校时电路有效
| 申请号： | 201520150534.2 | 申请日： | 2015-03-17 |
| 公开（公告）号： | CN204695155U | 公开（公告）日： | 2015-10-07 |
| 发明（设计）人： | 林睦钧 | 申请（专利权）人： | 擎宏电子企业有限公司 |
| 主分类号： | G06F1/14 | 分类号： | G06F1/14 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 马廷昭 |
| 地址： | 中国台湾台中市北屯*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种使用于多个CPU的实时时钟校时电路，其包含数个CPU，可分别供通信、控制及面板之用，且该等CPU皆内建有实时时钟，其中通信用的CPU连接一外部实时时钟，且仅外部实时时钟连接一电池，借此，通过通信用的CPU，可对外部网络取得标准时间，再供外部实时时钟进行校时，并将校正值送回通信用的CPU，提供校正值给自身实时时钟及其他CPU的实时时钟，以避免各CPU因校时而干扰通信，并降低所需电能与减少电池设置，而具环保节能、降低成本的优点。 | ||
| 搜索关键词： | 使用 cpu 实时 时钟 电路 | ||
【主权项】：
一种使用于多个CPU的实时时钟校时电路，其特征在于，其包含有： 一外部实时时钟，其连接有一供电用的电池； 一作为通信用的第一CPU，该第一CPU与外部网络进行连接，且该第一CPU与该外部实时时钟相连接，其中该第一CPU内建有一第一实时时钟； 一作为控制用的第二CPU，该第二CPU与第一CPU相连接，其中该第二CPU内建有一第二实时时钟； 一作为面板用的第三CPU，该第三CPU与第一CPU相连接，该第三CPU内建有一第三实时时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于擎宏电子企业有限公司，未经擎宏电子企业有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520150534.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种可放置笔记本电脑的固定衣
- 下一篇：一种扭力摇手
