[实用新型]一种数字信号处理器的时钟产生电路

摘要

本实用新型公开了一种数字信号处理器的时钟产生电路，包括晶振、可编程时钟合成器和CPLD，可编程时钟合成器内设有锁相环/分频器、压控振荡器和I²C总线接口，CPLD内设有定时器、触发器、移位寄存器、加法器、数据选择器和数据比较器，用于产生控制信号的CPLD的移位寄存器与所述I²C总线接口连接，晶振与压控振荡器的输入端连接，压控振荡器和I²C总线接口分别与锁相环/分频器连接，锁相环/分频器的输出端分别与数字信号处理器的三个可编程器件连接。本实用新型采用可编程时钟合成器产生多路数字时钟，采用CPLD基于移位寄存器实现I²C协议灵活操作可编程时钟合成器，具有干扰小、结构较为简单、控制灵活、稳定性高、通用性强的优点。

主权项

一种数字信号处理器的时钟产生电路，包括晶振，其特征在于：还包括可编程时钟合成器和CPLD，所述可编程时钟合成器内设有锁相环/分频器、压控振荡器和I²C总线接口，所述CPLD内设有定时器、触发器、移位寄存器、加法器、数据选择器和数据比较器，所述定时器的输出端和所述数据比较器的输出端分别与所述触发器的触发输入端连接，所述触发器的触发输出端分别与所述加法器的触发输入端和所述移位寄存器的触发输入端连接，所述加法器的输出端与所述数据选择器的地址输入端连接，所述数据选择器的输出端分别与所述移位寄存器的输入端和所述数据比较器的输入端对应连接，所述移位寄存器的输出端与所述数据比较器的输入端对应连接，所述移位寄存器的总线端口与所述I²C总线接口连接，所述晶振的输出端与所述压控振荡器的输入端连接，所述压控振荡器和所述I²C总线接口分别与所述锁相环/分频器连接，所述锁相环/分频器的输出端分别与所述数字信号处理器的控制信号产生及雷达状态采集器、回波信号处理及总线数据转发器、高速通信接口连接。