[实用新型]基于国产处理器双龙芯3A的信息处理单元有效
申请号: | 201520600015.1 | 申请日: | 2015-08-11 |
公开(公告)号: | CN204833268U | 公开(公告)日: | 2015-12-02 |
发明(设计)人: | 周灿荣;陈亮 | 申请(专利权)人: | 上海飞斯信息科技有限公司 |
主分类号: | G06F15/76 | 分类号: | G06F15/76 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 201203 上海市浦东新区*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型公开了一种基于国产处理器双龙芯3A的信息处理单元,它涉及信息处理技术领域。第一龙芯3A处理器与第二龙芯3A处理器之间通过HT高速总线连接,第一龙芯3A处理器通过HT高速总线与北桥连接,北桥通过PCIE高速总线与南桥连接,所述的第一龙芯3A处理器集成有两个DDR2/3内存控制器,第一龙芯3A处理器接有SPI接口、UART接口,北桥上接有两路Intel 82574以太网口,北桥还集成有XMC X8槽、PCIE槽和PCIE桥,南桥接有PCI接口、SSD固态硬盘、USB接口、声卡、SATA接口。本实用新型不仅能够保证信息处理过程中的可用,也保证了处理过程的可控,经济安全。 | ||
搜索关键词: | 基于 国产 处理器 双龙芯 信息处理 单元 | ||
【主权项】:
基于国产处理器双龙芯3A的信息处理单元,其特征在于,包括第一龙芯3A处理器(1)、第二龙芯3A处理器(2)、北桥(3)和南桥(4),第一龙芯3A处理器(1)与第二龙芯3A处理器(2)之间通过HT高速总线连接,第一龙芯3A处理器(1)通过HT高速总线与北桥(3)连接,北桥(3)通过PCIE高速总线与南桥(4)连接,所述的第一龙芯3A处理器(1)集成有两个DDR2/3内存控制器(5),第一龙芯3A处理器(1)接有SPI接口(6)、UART接口(7),北桥(3)上接有两路Intel 82574以太网口(8),北桥(3)还集成有XMC X8槽(9)、PCIE槽(10)和PCIE桥(11),南桥(4)接有PCI接口(12)、SSD固态硬盘(13)、USB接口(14)、声卡(15)、SATA接口(16),南桥(4)通过I/O芯片(17)与键盘(18)连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海飞斯信息科技有限公司,未经上海飞斯信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201520600015.1/,转载请声明来源钻瓜专利网。
- 上一篇:会计电算化数据防盗保护装置
- 下一篇:DSP和FPGA共用FLASH系统