[实用新型]兼容PECL/TTL/CMOS电平的输出电路

摘要

本实用新型提供了一种兼容PECL/TTL/CMOS电平的输出电路，包括：一路输入信号INPUT和两路选择信号SEL0/SEL1，其通过一逻辑控制模块分别输出控制电平N1、P2、P3至NMOS管N₁、PMOS管P₂以及PMOS管P₃的栅极；其中，P3＝SEL0；通过逻辑控制模块使得控制电平控制NMOS管N₁、PMOS管P₂以及PMOS管P₃的导通或关断，使得输出电平分别满足PECL/TTL/CMOS的逻辑输出标准。

主权项

一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于包括：一路输入信号INPUT和两路选择信号SEL0/SEL1，其通过一逻辑控制模块分别输出控制电平N1、P2、P3至NMOS管N₁、PMOS管P₂以及PMOS管P₃的栅极；其中，$N1=SEL0*\stackrel{\‾}{IPUNT},$$\stackrel{\‾}{P2=SEL0*SEL1*INPUT},$P3＝SEL0；当第一选择信号SEL0为低电平时；若INPUT为高电平，输出电平为PECL高电平；若INPUT为低电平，输出电平为PECL低电平；当第一选择信号SEL0为高电平、第二选择信号SEL1为低电平时；若INPUT为高电平，输出电平为TTL高电平；若INPUT为低电平，输出电平为TTL低电平；当第一选择信号SEL0、第二选择信号SEL1均为高电平时；若INPUT为高电平，输出电平为CMOS高电平；若INPUT为低电平，输出电平为CMOS低电平。