[发明专利]将功率管理集成电路(PMIC)集成到处理器封装中有效
| 申请号： | 201580035630.5 | 申请日： | 2015-06-11 |
| 公开（公告）号： | CN106537583B | 公开（公告）日： | 2018-02-06 |
| 发明（设计）人： | S·法泽尔波;J·郑;M·F·维纶茨;S·尹;R·库马;H·W·乔玛 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H01L23/36 | 分类号： | H01L23/36;H01L23/42;H01L23/498;H01L23/50;H01L23/538;H01L25/16;H01L25/18 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 李小芳 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种混合封装，其具有布置在基板上的处理器模块和布置在图案化盖上的辅助模块。辅助模块可以是连同处理器模块一起位于封装中的存储器模块、功率管理集成电路(PMIC)模块、和/或其他合适的模块。使辅助模块与处理器模块一起在封装中减少了处理器模块与基板之间的焊料凸块处的噪声。使辅助模块与处理器模块一起在封装中还允许向封装添加其他模块而不增加封装面积。 | ||
| 搜索关键词： | 功率 管理 集成电路 pmic 集成 处理器 封装 | ||
【主权项】：
一种集成封装装置，包括：基板；耦合至所述基板的中介体；处理器；耦合至所述中介体的辅助电路，其中所述辅助电路是存储器或功率管理集成电路(PMIC)中的至少一者；布置在所述中介体上且耦合至所述辅助电路的第一无源组件；图案化盖，其中所述图案化盖包括具有介电材料的多层基板并且其中所述处理器和所述辅助电路电且机械耦合至所述图案化盖；以及布置在所述图案化盖上且配置成电耦合至所述辅助电路的第二无源组件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580035630.5/，转载请声明来源钻瓜专利网。
- 上一篇：热界面材料组件及其相关方法
- 下一篇：液体套及液冷套的制造方法
