[发明专利]用于芯片到芯片通信的系统和方法有效
申请号: | 201580039164.8 | 申请日: | 2015-07-17 |
公开(公告)号: | CN106796563B | 公开(公告)日: | 2020-01-14 |
发明(设计)人: | J·A·瑟斯顿;K·L·阿卡迪亚 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F13/364 | 分类号: | G06F13/364;G06F13/42 |
代理公司: | 31100 上海专利商标事务所有限公司 | 代理人: | 杨丽 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了用于芯片到芯片通信的系统和方法。在一示例性方面,芯片到芯片链路包括主设备,主设备具有数据发射机、时钟、时钟发射机、与时钟相关联的锁相环(PLL)以及接收机。芯片到芯片链路还包括从设备,从设备具有数据发射机、时钟接收机和数据接收机。值得注意的是,从设备缺少时钟或PLL。通过从从设备移除时钟,从设备不具有从PLL的功率消耗元件。此外,因为从设备不具有通常需要获取新频率并且稳定的时钟,主设备可以相对快速地改变频率以及跨许多频率(而非仅仅一个或两个预定义频率)来改变频率。 | ||
搜索关键词: | 用于 芯片 通信 系统 方法 | ||
【主权项】:
1.一种主集成电路(IC),包括:/n总线接口,所述总线接口被配置成耦合至芯片间总线;/n发射机,所述发射机包括驱动器,所述驱动器将数据信号输出到所述总线接口以供跨所述芯片间总线进行传输;/n接收机,所述接收机耦合至所述总线接口;/n时钟数据恢复(CDR)电路,所述时钟数据恢复(CDR)电路操作地耦合至所述接收机;/n锁相环(PLL),所述锁相环(PLL)接收参考时钟信号并且将时钟信号输出到所述发射机的驱动器和所述CDR电路,其中所述发射机通过所述总线接口将主时钟信号输出到所述芯片间总线上;/n控制系统,所述控制系统操作地耦合至所述PLL和所述CDR电路,所述控制系统被配置成通过控制所述PLL来改变所述主时钟信号的频率,其中数据传输在独立于远程从IC处的时钟活动的频率改变期间继续;以及/n温度控制电路,所述温度控制电路操作地耦合至所述控制系统和所述CDR电路,其中所述控制系统基于温度的改变和所述温度控制电路来唤醒所述CDR电路。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201580039164.8/,转载请声明来源钻瓜专利网。
- 上一篇:在虚拟化计算环境中路由直接存储器存取请求
- 下一篇:串行总线电气终止控制