[发明专利]以其他方式用于填充单元、抽头单元、解耦电容器单元、刻线和/或虚设填充的区域中的IC测试结构和/或E‑波束目标焊盘的伺机放置,以及包含相同结构的产品IC芯片在审
申请号: | 201580043425.3 | 申请日: | 2015-06-12 |
公开(公告)号: | CN106575649A | 公开(公告)日: | 2017-04-19 |
发明(设计)人: | I·德;D·J·齐普利克卡斯;S·莱姆;J·黑格;V·V·罗夫纳;C·黑斯;T·W·布罗泽克;A·J·斯特罗瓦斯;K·董;J·K·基巴里安;S·F·李;K·W·迈克尔斯;M·A·斯特罗瓦斯;C·奥沙利文;M·贾殷 | 申请(专利权)人: | 普迪飞半导体技术有限公司 |
主分类号: | H01L23/58 | 分类号: | H01L23/58 |
代理公司: | 上海专利商标事务所有限公司31100 | 代理人: | 袁逸 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 产品IC/晶片包括伺机放置于填充单元位置中、抽头单元内、解耦电容器(decap)单元内、刻线区域内和/或虚设填充区域内的附加诊断、测试或监视结构。改进的制造过程将来自(诸)此类结构的数据用于晶片布置决定、重做决定、过程控制、生产学习或故障诊断。 | ||
搜索关键词: | 以其 方式 用于 填充 单元 抽头 电容器 虚设 区域 中的 ic 测试 结构 波束 目标 伺机 | ||
【主权项】:
一种IC制造过程,包括至少以下步骤:使得产品IC晶片经历初始制造步骤;在不持续扫描的情况下通过从与每个测试结构相关联的e‑波束焊盘选择性地采样少于10个像素来从多个测试结构获得e‑波束激励测量;以及至少部分基于从所述测试结构获得的测量,选择性地使得所述晶片经历附加制造步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于普迪飞半导体技术有限公司,未经普迪飞半导体技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201580043425.3/,转载请声明来源钻瓜专利网。
- 上一篇:散热结构
- 下一篇:用于集成电路的颈缩互连熔丝结构