[发明专利]基于低泄漏阴影锁存器的多阈值CMOS时序电路有效
| 申请号： | 201580043806.1 | 申请日： | 2015-09-03 |
| 公开（公告）号： | CN106664078B | 公开（公告）日： | 2020-12-08 |
| 发明（设计）人： | V·K·辛哈 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | H03K3/012 | 分类号： | H03K3/012;H03K19/0948 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 林斯凯 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在所描述的实例中，一种多阈值CMOS MTCMOS时序电路(2)包含：第一锁存器电路(20)，其由具有第一范围内的阈值电压的晶体管形成；以及第二锁存器电路(50)，其具有反相器及转移门，所述反相器及所述转移门由更高阈值电压晶体管形成，以用于来自具有电力切换电路的所述第一锁存器(20)的数据的低电力保持，以在所述时序电路(2)的低电力保持模式操作期间选择性地将所述第二锁存器电路(50)的反相器从电压供应器(VDDC)解耦。 | ||
| 搜索关键词： | 基于 泄漏 阴影 锁存器 阈值 cmos 时序电路 | ||
【主权项】：
一种多阈值CMOS时序电路，其包括：第一锁存器电路，其由具有第一范围内的阈值电压且从可切换电压节点供电的晶体管形成，以在所述时序电路的有源模式操作期间提供存储至少一个数据位的主数据路径；及第二锁存器电路，其包含：反相器，其由从连续电压节点选择性地供电且具有高于所述第一范围的第二范围内的阈值电压的晶体管形成，所述第二锁存器电路的所述反相器在所述时序电路的低电力保持模式操作内选择性地操作，以锁存从所述第一锁存器电路转移的所述至少一个数据位；转移门，其由具有所述第二范围内的阈值电压的晶体管形成，且在从有源到低电力保持模式的转变期间在所述第一锁存器电路与所述第二锁存器电路之间提供数据转移路径且反之亦然，传输门操作以在所述时序电路的有源模式与低电力保持模式操作两者期间使所述第一锁存器电路及所述第二锁存器电路与彼此断开；及第二切换电路，其选择性地操作以在所述时序电路的有源模式操作期间使所述第二锁存器电路的所述反相器从连续电压节点断开。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580043806.1/，转载请声明来源钻瓜专利网。
