[发明专利]具有FLL控制回路的FLL振荡器/时钟

摘要

在所述示例中，FLL(锁频回路)振荡器/时钟发生器(100)包括自激振荡器(110)，其产生具有FLL控制频fosc的FLL clk。FLL控制回路包括将fosc转换为电阻的开关电容器电阻器分压器(130)，从而产生FLL反馈电压(Vfosc)以产生输入到振荡器(110)的回路控制信号(OSC cntrl)。作为响应，振荡器频率锁定FLL clk到fosc。在一个示例实施中，FLL(锁频回路)振荡器/时钟发生器(100)与扩频时钟(SSC)一起操作，扩频时钟(SSC)基于作为RC弛豫振荡器的负反馈而产生的截断RC转换电压提供三角SSC调制，其中截断基于作为RC弛豫振荡器的正反馈而产生的开关跳闸阈值电压。

主权项

一种适合用作时钟发生器的FLL振荡器即锁频回路振荡器电路，其包括：锁频回路振荡器即FLL振荡器，其基于振荡器控制信号产生具有频率fosc的振荡器信号FLL_clk；FLL控制回路，其被配置成基于所述FLL振荡器的所述FLL_clk输出的频率来产生所述振荡器控制信号，其包括：开关电容器电阻器分压器电路，其被配置成基于所述FLL_clk的所述频率向所述FLL控制电路提供所述频率控制信号；以及FLL控制电路，其被配置成基于所述频率控制信号来向所述FLL振荡器提供所述振荡器控制信号；所述开关电容器电阻器分压器包括在R‑分压器节点处连接到开关电容器的电阻器，以及所述开关电容器被配置成将FLL_clk的所述频率fosc转换成电阻，使得所述电阻器和所述开关电容器作为电阻器分压器来操作，其中所述电阻器分压器在所述R‑分压器节点处输出所述频率控制信号。