[发明专利]半导体集成电路装置的制造方法及半导体集成电路装置

摘要

本发明提供半导体集成电路装置的制造方法及半导体集成电路装置，其中，由于在形成周边电路区域(ER2)的逻辑栅极(G5、G6)的光掩膜工序时，在存储器电路区域(ER1)中可以形成电隔离的第一选择栅极(G2a、G2b)和第二选择栅极(G3a、G3b)，因此即使形成可以独立控制的第一选择栅极(G2a、G2b)和第二选择栅极(G3a、G3b)的情况下，不需要在现有的仅加工存储器电路区域的专用光掩膜工序的基础上，额外增加仅加工存储器电路区域(ER1)的专用光掩膜工序，相应地能够降低制造成本。

主权项

1.一种半导体集成电路装置的制造方法，所述半导体集成电路装置包括：存储器电路区域，在所述存储器电路区域形成有存储器单元，在所述存储器单元中，在具有第一选择栅极的第一选择栅构造体与具有第二选择栅极的第二选择栅构造体之间夹着侧壁隔片配置有存储器栅构造体；周边电路区域，在所述周边电路区域形成有周边电路的逻辑栅构造体，所述半导体集成电路装置的制造方法的特征在于，包括：侧壁隔片形成工序，在所述存储器电路区域形成依次层叠有下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极的所述存储器栅构造体后，以覆盖所述存储器栅构造体的方式形成所述侧壁隔片；导电层形成工序，在形成有所述存储器栅构造体的所述存储器电路区域和所述周边电路区域形成栅绝缘膜后，在所述栅绝缘膜上形成N型导电层或P型导电层；电极阻断部形成工序，在所述周边电路区域形成与所述导电层呈相反导电型的相反导电层，且将至少具有与所述导电层呈相反导电型的相反导电型电极阻断层或者本征半导体层的选择栅极阻断部夹着所述侧壁隔片沿所述存储器栅极的一部分侧壁形成；及栅极形成工序，利用通过光掩膜被图案化的抗蚀剂，对所述周边电路区域和所述存储器电路区域的各所述导电层和所述相反导电层进行回蚀，由此在所述周边电路区域中，在所述栅绝缘膜上通过所述抗蚀剂使所述导电层和所述相反导电层残留，形成所述逻辑栅构造体的逻辑栅极，在所述存储器电路区域中，形成夹着所述侧壁隔片沿所述存储器栅极的一侧壁以侧壁形状残留的第一选择栅极和夹着所述侧壁隔片沿所述存储器栅极的另一侧壁以侧壁形状残留的第二选择栅极，其中，所述第一选择栅极和所述第二选择栅极通过所述选择栅极阻断部在所述第一选择栅极与所述第二选择栅极之间形成PIN接合结构、NIN接合结构、PIP接合结构、NPN接合结构或PNP接合结构而被电隔离。