[发明专利]用于自对准互连件、插塞和过孔的织物式图案化有效
申请号: | 201580080374.1 | 申请日: | 2015-06-26 |
公开(公告)号: | CN108012562B | 公开(公告)日: | 2022-03-01 |
发明(设计)人: | K·林;R·L·布里斯托尔;A·M·迈尔斯 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033;H01L21/3213;H01L21/768 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 陈松涛;韩宏 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的实施例包括形成织物式图案化硬掩模的方法。在实施例中,以交替的图案在互连层的顶表面上方形成第一硬掩模和第二硬掩模。然后可以在第一硬掩模和第二硬掩模上方形成牺牲交叉光栅。在实施例中,去除第一硬掩模未被牺牲交叉光栅覆盖的部分,以形成第一开口,并将第三硬掩模沉积至第一开口中。实施例然后可以包括蚀刻通过第二硬掩模未被牺牲交叉光栅覆盖的部分以形成第二开口。可以利用第四硬掩模填充第二开口。根据实施例第一硬掩模、第二硬掩模、第三硬掩模和第四硬掩模相对于彼此具有蚀刻选择性。在实施例中,然后可以去除牺牲交叉光栅。 | ||
搜索关键词: | 用于 对准 互连 织物 图案 | ||
【主权项】:
1.一种形成织物式图案化硬掩模的方法,包括:以交替的图案在互连层的顶表面上方形成第一硬掩模材料和第二硬掩模材料,其中,所述第一硬掩模材料和所述第二硬掩模材料相对于彼此具有蚀刻选择性;在所述第一硬掩模材料和所述第二硬掩模材料上方形成牺牲交叉光栅;蚀刻通过所述第一硬掩模材料未被所述牺牲交叉光栅覆盖的部分,以形成第一开口;将第三硬掩模材料沉积至所述第一开口中,其中,所述第三硬掩模材料相对于所述第一硬掩模材料和所述第二硬掩模材料具有蚀刻选择性;蚀刻通过所述第二硬掩模材料未被所述牺牲交叉光栅覆盖的部分,以形成第二开口;将第四硬掩模材料沉积至所述第二开口中,其中,所述第四硬掩模材料相对于所述第一硬掩模材料、所述第二硬掩模材料和所述第三硬掩模材料具有蚀刻选择性;以及去除所述牺牲交叉光栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201580080374.1/,转载请声明来源钻瓜专利网。
- 上一篇:柔性显示器件及其制备方法
- 下一篇:一种密封圈背胶冲切机的背胶定长裁切装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造