[发明专利]具有外延生长的源极/漏极区的晶体管中的电阻减小在审
| 申请号： | 201580081034.0 | 申请日： | 2015-06-19 |
| 公开（公告）号： | CN107743656A | 公开（公告）日： | 2018-02-27 |
| 发明（设计）人： | R.梅汉德鲁;A.S.墨菲;T.加尼;G.A.格拉斯;K.詹布纳坦;S.T.马;C.E.韦伯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L29/775;H01L29/78;H01L29/786 |
| 代理公司： | 中国专利代理(香港)有限公司72001 | 代理人： | 申屠伟进,杜荔南 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于具有外延生长的硼掺杂硅锗（SiGeB）S/D区的p‑MOS晶体管中的电阻减小的技术。该技术可以包含在晶体管的硅（Si）沟道区和SiGeB替换S/D区之间生长一个或多个界面层。所述一个或多个界面层可以包含单层硼掺杂Si（SiB）；单层SiGeB，其中界面层中的Ge含量小于所得到的SiGeB S/D区中的Ge含量；SiGeB的渐变层，其中合金中的Ge含量以低百分比（或0%）开始并且增加到更高的百分比；或SiGeB的多个阶梯层，其中合金中的Ge含量以低百分比（或0%）开始并且在每个阶梯处增加到更高的百分比。（一个或多个）界面层的包含减小了对导通状态电流的电阻。 | ||
| 搜索关键词： | 具有 外延 生长 漏极区 晶体管 中的 电阻 减小 | ||
【主权项】：
一种晶体管，包括：由硅（Si）衬底的一部分形成的沟道区；硼掺杂硅锗（SiGe:B）源极/漏极（S/D）区，其中，所述S/D区中的Ge含量的百分比为第一值并且大于0；以及所述沟道区与SiGe:B S/D区之间的一个或多个界面层，其中，所述一个或多个界面层包括SiGe:B，并且所述一个或多个界面层中的Ge含量的百分比为小于所述第一值的第二值并且大于或等于0。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580081034.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
