[发明专利]线性啁啾信号发生器在审
| 申请号： | 201580083490.9 | 申请日： | 2015-10-01 |
| 公开（公告）号： | CN108139472A | 公开（公告）日： | 2018-06-08 |
| 发明（设计）人： | 和田平;水谷浩之;田岛贤一;桧枝护重 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | G01S13/34 | 分类号： | G01S13/34;G01S7/40 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 邓毅;龚晓娟 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的信号发生器的特征在于，具备：基准信号源，其输出时钟信号；PLL(Phase Loced Loop：锁相环)电路，其使用所述时钟信号，利用包含分频器的反馈环路型电路生成啁啾信号；以及线性度改善处理器，其检测由所述PLL电路生成的第M(M为大于等于1的整数)周期的啁啾信号的频率，以使得在第M+1个以后的周期中由所述PLL电路生成的啁啾信号的频率与期望频率之差小于检测出的所述频率与所述期望频率之差的方式来控制所述分频器的分频数。利用该结构，能够在避免雷达系统的暂停的同时，补偿PLL电路的闭环结构和LF的时间常数的影响也被包含在内的啁啾信号的线性度劣化。 | ||
| 搜索关键词： | 啁啾信号 期望频率 分频器 线性度 啁啾信号发生器 输出时钟信号 改善处理器 基准信号源 信号发生器 闭环结构 电路生成 反馈环路 雷达系统 时间常数 时钟信号 分频数 锁相环 检测 劣化 电路 | ||
【主权项】：
一种信号发生器，其特征在于，该信号发生器具备：基准信号源，其输出时钟信号；PLL(Phase Loced Loop：锁相环)电路，其使用所述时钟信号，利用包含分频器的反馈环路型电路生成啁啾信号；以及线性度改善处理器，其检测由所述PLL电路生成的第M周期的啁啾信号的频率，以使得在第M+1个以后的周期中由所述PLL电路生成的啁啾信号的频率与期望频率之差小于检测出的所述频率与所述期望频率之差的方式来控制所述分频器的分频数，其中，M为大于等于1的整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580083490.9/，转载请声明来源钻瓜专利网。
