[发明专利]独立式键盘扫描编码电路

摘要

一种独立式键盘扫描编码电路，由独立式键盘、第一移位寄存器、第二移位寄存器、状态码寄存器、编码器组成。所述电路经由满足特定时序要求的扫描脉冲、移位脉冲的控制，扫描单键操作、组合键操作及独立式键盘维持的状态，并转换成同一二进制长度的有效状态码和无效状态码，经过编码器编码后输出与每一个有效状态码对应的有效键号或者是输出与所有无效状态码对应的无效键号；不同的单键操作、组合键操作及独立式键盘维持的状态仅体现在状态码的不同上；如果需要增减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减后的状态码与键号之间的对应关系更改编码器即可。所述发明电路不用编写和运行程序，工作可靠。

主权项

1.一种独立式键盘扫描编码电路，其特征在于，由独立式键盘、第一移位寄存器、第二移位寄存器、状态码寄存器、编码器组成；所述独立式键盘扫描编码电路由扫描脉冲、移位脉冲进行同步控制；所述独立式键盘共有N个按键，设有N位键盘状态信号输出端；所述N位键盘状态信号为电平信号；所述第一移位寄存器具有N位并行输入、N位并行输出和串行输出功能；所述第二移位寄存器具有串行输入、N位并行输出功能；所述第一移位寄存器的N位并行输入端连接至N位键盘状态信号输出端；第二移位寄存器的串行输入端连接至第一移位寄存器的串行输出端；第一移位寄存器、第二移位寄存器的移位脉冲输入端均连接至移位脉冲，第一移位寄存器的预置脉冲输入端连接至扫描脉冲；所述状态码寄存器为2×N位二进制寄存器；状态码寄存器中的N位数据输入端连接至第一移位寄存器的N位并行输出端，另外N位数据输入端连接至第二移位寄存器的N位并行输出端；所述状态码寄存器的接收脉冲输入端连接至扫描脉冲；所述编码器有2×N位编码输入端，所述2×N位编码输入端连接至状态码寄存器的2×N位数据输出端；所述扫描脉冲、移位脉冲的时序满足以下要求：在一个周期中，扫描脉冲有1个脉冲，移位脉冲有N个脉冲；所述扫描脉冲、移位脉冲按照1个扫描脉冲、N个移位脉冲的顺序周而复始。