[发明专利]移位寄存单元、移位寄存器、栅极驱动电路及显示装置

摘要

本发明提供一种移位寄存单元、移位寄存器、栅极驱动电路及显示装置。所述移位寄存单元包括信号输入端、输入模块、上拉模块、下拉模块、下拉控制模块、时钟信号输入端、信号输出端和存储模块，信号输入端与输入模块的控制端相连，输入模块的输出端与上拉模块的控制端相连，上拉模块的输入端与时钟信号输入端相连，上拉模块的输出端与信号输出端相连，下拉模块的控制端与下拉控制模块的输出端相连，下拉控制模块的输入端与时钟信号输入端相连，存储模块的一端与上拉模块的控制端相连，存储模块的另一端与低电平输入端相连。上述移位寄存单元可以减少薄膜晶体管的数量，降低占用的面积，以减小边框的宽度；以及，对PU点和信号输出端的信号进行降噪。

主权项

一种移位寄存单元，包括信号输入端、输入模块、上拉模块、下拉模块、下拉控制模块、时钟信号输入端、信号输出端、低电平输入端和存储模块，其特征在于，所述信号输入端与所述输入模块的控制端相连，所述输入模块的输出端与所述上拉模块的控制端相连，所述输入模块用于根据信号输入端提供的信号控制上拉模块的开闭；所述上拉模块的输入端与所述时钟信号输入端相连，所述上拉模块的输出端与所述信号输出端相连，所述上拉模块用于在输入模块的输出信号的控制下将所述信号输出端的输出信号上拉；所述下拉模块的控制端与所述下拉控制模块的输出端相连，所述下拉控制模块的输入端与所述时钟信号输入端相连，所述下拉控制模块用于根据时钟信号输入端所提供的信号控制所述下拉模块的开闭；所述下拉模块用于将信号输出端的输出信号下拉；所述存储模块的一端与所述上拉模块的控制端相连，所述存储模块的另一端与所述低电平输入端相连；所述下拉模块包括第四晶体管，所述第四晶体管的栅极形成为所述下拉模块的控制端，漏极与所述信号输出端相连，源极与所述低电平输入端相连；所述下拉模块还包括第七晶体管，所述第七晶体管的栅极与所述第四晶体管的栅极相连，源极与所述低电平输入端相连，漏极与所述上拉模块的控制端相连。