[发明专利]一种SOI MOS器件及其制作方法有效
| 申请号： | 201610008650.X | 申请日： | 2016-01-07 |
| 公开（公告）号： | CN106952954B | 公开（公告）日： | 2020-11-13 |
| 发明（设计）人： | 陈静;何伟伟;罗杰馨;王曦 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/06;H01L29/417;H01L29/08 |
| 代理公司： | 上海泰能知识产权代理事务所 31233 | 代理人： | 宋缨 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种SOI MOS器件及其制作方法，所述SOI MOS器件的源区采用加固源区，其结构由中间部分的重掺杂第一导电类型区、从纵向两端及横向外端包围所述重掺杂第一导电类型区的重掺杂第二导电类型区以及浅第一导电类型区组成，这种加固源区在不增加器件的面积的情况下可有效抑制SOI器件的总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电。并且本发明在有效抑制总剂量效应的同时，还可以抑制浮体效应。本发明消除了传统抗总剂量加固结构增加芯片面积以及无法全面抑制总剂量效应的缺点，且本发明还具有制造工艺简单、与常规CMOS工艺相兼容等优点。 | ||
| 搜索关键词： | 一种 soi mos 器件 及其 制作方法 | ||
【主权项】：
一种SOI MOS器件，包括背衬底、位于所述背衬底上的绝缘埋层、位于所述绝缘埋层上的有源区以及包围所述有源区的浅沟槽隔离结构；其特征在于：所述有源区包括栅区、位于所述栅区下的体区、分别位于所述体区横向两端的加固源区和第一导电类型漏区以及位于所述加固源区上部的第一硅化物；所述加固源区包括重掺杂第一导电类型区、重掺杂第二导电类型区以及浅第一导电类型区，其中，所述重掺杂第二导电类型区包围所述重掺杂第一导电类型区的纵向两端及横向外端，且所述重掺杂第一导电类型区与重掺杂第二导电类型区均与所述第一硅化物相接触；所述浅第一导电类型区的横向两端分别与所述第一硅化物及所述体区上部相接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610008650.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
