[发明专利]一种SOI六晶体管静态随机存储器单元及其制作方法

摘要

本发明提供一种SOI六晶体管静态随机存储器单元及其制作方法，所述单元包括第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管及第四NMOS晶体管组成。本发明中，组成第一反相器及第二反相器的四个晶体管的源极均采用加固源区，这种加固源区在不增加器件的面积的情况下可有效抑制SOI器件的总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电。并且本发明在有效抑制总剂量效应的同时，还可以抑制晶体管的浮体效应。本发明消除了传统抗总剂量加固结构增加芯片面积以及无法全面抑制总剂量效应导致的漏电的缺点。并且本发明的方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。

主权项

一种SOI六晶体管静态随机存储器单元，所述SOI六晶体管静态随机存储器单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管及第四NMOS晶体管组成；其中，所述第三NMOS管的源极连接至所述第一反相器的输出端及所述第二反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的位线；所述第四NMOS晶体管的源极连接至所述第二反相器的输出端及所述第一反相器的输入端，栅极连接至存储器的字线，漏极连接至存储器的反位线；其特征在于：所述第一、第二PMOS晶体管及第一、第二NMOS晶体管的源极均采用加固源区；对于NMOS晶体管，所述加固源区包括第一重掺杂N型区、第一重掺杂P型区以及浅N型区，且所述第一重掺杂P型区包围所述第一重掺杂N型区的纵向两端及底部；对于PMOS晶体管，所述加固源区包括第二重掺杂P型区、第二重掺杂N型区以及浅P型区，且所述第二重掺杂N型区包围所述第二重掺杂P型区的纵向两端及底部。