[发明专利]带有升压模块的D类芯片中的三角波产生电路

摘要

本发明公开了一种带有升压模块的D类芯片中的三角波产生电路，包括全差分运算放大器、连接在全差分运算放大器输入、输出端之间的两个对称的RC并联支路、四个开关管和用于输出一对大小相等、方向相反的电流的电流产生模块。四个开关管分为两组，分别被彼此反相的第一、第二时钟信号控制其开关，以使一对大小相等方向相反的电流交替地对两个RC并联支路中的电容充电，由此在全差分运算放大器的正、反相输出端获得一对彼此反相的三角波，其中反相输出端获得三角波与第一时钟信号的相位保持相同。本发明只采用了一个运算放大器就能通过已有的时钟信号产生与之对应的三角波，使电路实现更加简单。

主权项

一种带有升压模块的D类芯片中的三角波产生电路，其特征在于，包括电流产生模块、全差分运算放大器、第一RC并联支路、第二RC并联支路、第一开关管、第二开关管、第三开关管和第四开关管；所述第一开关管的栅极接受第一时钟信号，源极与所述电流产生模块的第一输出端相连，漏极与所述第一RC并联支路的第一端相连；所述第二开关管的栅极接受所述第一时钟信号，源极与所述电流产生模块的第二输出端相连，漏极与所述第一RC并联支路的第一端相连；所述第三开关管的栅极接受第二时钟信号，源极与所述电流产生模块的第一输出端相连，漏极与所述第二RC并联支路的第一端相连；所述第四开关管的栅极接受所述第二时钟信号，源极与所述电流产生模块的第二输出端相连，漏极与所述第二RC并联支路的第一端相连；所述电流产生模块的第一输出端和第二输出端输出的电流大小相等，方向相反；所述第一时钟信号与所述第二时钟信号彼此反相；所述第一RC并联支路和所述第二RC并联支路彼此对称；所述全差分运算放大器的同相输入端与所述第一RC并联支路的第一端相连，反相输入端与所述第二RC并联支路的第一端相连，同相输出端与所述第二RC并联支路的第二端相连，反相输出端与所述第一RC并联支路的第二端相连；所述全差分运算放大器的反相输出端输出第一三角波，同相输出端输出第二三角波，所述第一三角波与所述第二三角波彼此反相。