[发明专利]一种高速背板总线通讯控制装置及方法

摘要

本发明公开了一种高速背板总线通讯控制装置，包括CPU处理器、可编程逻辑控制器、第一M-LVDS接口、第二M-LVDS接口、第一热插拔控制电路和第二热插拔控制电路，其中：可编程逻辑控制器包括发送模块、发送双端口RAM、发送CRC校验模块、并转串模块、串转并模块、接收CRC校验模块、接收双端口RAM和接收模块；本发明采用M-LVDS低压差分信号作为其传输电平，可以实现高达100Mbps甚至更高的通讯速率。同时，当模件热插拔时，电源热插拔电路保证模件插拔不会引起对模件本身和其他在线模件的供电电源的冲击，保证系统正常工作，同时总线热插拔能自动识别，从而启动不同总线扫描流程，提高总线的利用效率。

主权项

一种高速背板总线通讯控制装置，其特征在于：包括高速总线背板，所述高速总线背板上连接有若干个高速通讯总线模件，所述高速通讯总线模件包括CPU处理器、可编程逻辑控制器、第一M‑LVDS接口、第二M‑LVDS接口、第一热插拔控制电路和第二热插拔控制电路，其中：可编程逻辑控制器包括发送模块、发送双端口RAM、发送CRC校验模块、并转串模块、串转并模块、接收CRC校验模块、接收双端口RAM和接收模块；所述CPU处理器依次连接发送模块、发送双端口RAM、并转串模块、第一M‑LVDS接口和第一热插拔控制电路，所述发送双端口RAM和并转串模块之间还连接有发送CRC校验模块；所述第二热插拔控制电路依次连接第二M‑LVDS接口、串转并模块、接收双端口RAM、接收模块和CPU处理器，所述串转并模块和接收双端口RAM之间还连接有接收CRC校验模块；所述第一M‑LVDS接口电路将可编程控制器内的并转串模块发送的数字信号转换为低压差分信号，发送至高速总线背板的总线上；第二M‑LVDS接口电路将高速总线背板上的低压差分信号，转换为可供可编程逻辑控制器识别的数字信号。