[发明专利]可堆叠的集成电路及其封装方法有效
| 申请号： | 201610052505.1 | 申请日： | 2016-01-26 |
| 公开（公告）号： | CN105489589B | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 郭江 | 申请（专利权）人： | 兰微悦美（北京）科技有限公司 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;H01L23/48;H01L21/48 |
| 代理公司： | 北京易捷胜知识产权代理事务所(普通合伙) 11613 | 代理人： | 齐胜杰 |
| 地址： | 100085 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是有关于一种可堆叠的集成电路及其封装方法，其中的集成电路包括：位于集成电路的封装体内部的芯片、多条连线和多个信号传输开关；每一条连线均与至少一个信号传输开关连接，多条连线与多个信号传输开关形成具有一层或者多层连接平面的连接网络；多个插脚在集成电路封装体的底面形成插脚阵列，每一个插脚均通过连接网络与芯片的一个输入/输出端连接；多个插孔在集成电路封装体的顶面形成插孔阵列，且每一个插孔均通过连接网络与芯片的一个输入/输出端连接；一个集成电路通过其插脚阵列与另一个所述集成电路的插孔阵列的插接而与另一个所述集成电路堆叠连接。本发明在有效减小了集成电路对PCB面积的占用的同时，提高了集成电路的可复用性。 | ||
| 搜索关键词： | 集成电路 插脚 信号传输开关 连接网络 连线 封装 集成电路封装体 输入/输出端 插孔阵列 可堆叠 芯片 插孔 堆叠连接 连接平面 可复用 体内部 插接 底面 顶面 多层 减小 占用 | ||
【主权项】：
1.一种可堆叠的集成电路，其特征在于，包括：芯片，位于集成电路的封装体内部，且具有多个输入/输出端；多个信号传输开关，位于集成电路的封装体内部；多条连线，位于集成电路的封装体内部，且每一条连线均与至少一个信号传输开关连接，所述多条连线与多个信号传输开关形成具有一层或者多层连接平面的连接网络；多个插脚，在集成电路封装体的底面形成插脚阵列，每一个插脚均通过所述连接网络与芯片的一个输入/输出端连接，且每一个插脚的上端均嵌入在封装体中，每一个插脚的下端均突出于封装体的底面；多个插孔，在集成电路封装体的顶面形成插孔阵列，且每一个插孔均通过所述连接网络与芯片的一个输入/输出端连接；一个所述集成电路通过其插脚阵列与另一个所述集成电路的插孔阵列的插接而与所述另一个所述集成电路堆叠连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于兰微悦美（北京）科技有限公司，未经兰微悦美（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610052505.1/，转载请声明来源钻瓜专利网。
