[发明专利]一种嵌入式存储器的冗余结构

摘要

本发明涉及一种嵌入式存储器的冗余结构，包括：正常数据存储阵列，用于正常情况下的数据存储；冗余存储阵列，用于替换正常数据存储阵列中的故障列；MBIST控制器，用于控制存储器的自检测行为；MBIST地址发生器，用于产生自检测状态下的存储器地址；MBIST数据发生器，用于产生自检测状态下的数据；MBIST校验模块，用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块，用于对自检测结果作出响应，如果存储器出现异常，则改变存储器读写地址映射关系，否则保持不变。这种结构在65nm以下工艺下有利于提高嵌入式存储器的自修复率，降低使用中嵌入式存储器失效的风险，同时不会过多增加产品的硬件开销。

主权项

1.一种嵌入式存储器，其特征在于，包括：正常数据存储阵列（1），用于正常情况下的数据存储；冗余存储阵列（2），用于替换正常数据存储阵列（1）中的故障列；MBIST控制器（3），用于控制正常数据存储阵列和冗余存储阵列的自检测行为；MBIST地址发生器（4），用于产生自检测状态下的存储器地址；MBIST数据发生器（5），用于产生自检测状态下的数据；MBIST校验模块（6），用于接收原始数据和读出数据，并判断正常数据存储阵列和冗余存储阵列是否正常；MBIST响应模块（7），所述MBIST响应模块（7）在MBIST控制器（3）和MBIST地址发生器（4）的控制下，根据MBIST校验模块（6）的检测结果，决定是否进行冗余替换操作；MBIST控制器（3）控制自检测状态下的MBIST地址发生器（4）和MBIST数据发生器（5），MBIST控制器（3）和MBIST地址发生器（4）一起控制MBIST校验模块（6）和MBIST响应模块（7）的工作；所述冗余存储阵列（2）等同于正常数据存储阵列（1）中的划分单元，且冗余存储阵列（2）能够用来替换正常数据存储阵列（1）中的故障划分单元，故障划分单元的行号为不大于划分单元个数的任一整数；所述MBIST响应模块在MBIST控制器和MBIST地址发生器的控制下，根据MBIST校验模块的检测结果，决定是否进行冗余替换操作，当正常数据存储阵列出现故障且冗余存储阵列没有故障时，MBIST响应模块控制存储阵列进行冗余替换操作，当正常数据存储阵列没有故障且冗余存储阵列出现故障时，MBIST响应模块控制存储阵列不进行冗余替换操作，当正常数据存储阵列出现故障且冗余存储阵列出现故障时，MBIST响应模块控制存储阵列不进行冗余替换操作。