[发明专利]一种嵌入式存储器的多级冗余结构在审
| 申请号： | 201610055554.0 | 申请日： | 2016-01-27 |
| 公开（公告）号： | CN105550079A | 公开（公告）日： | 2016-05-04 |
| 发明（设计）人： | 杨超;徐彦峰;张伟;胡恩;胡凯 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | G06F11/20 | 分类号： | G06F11/20 |
| 代理公司： | 总装工程兵科研一所专利服务中心 32002 | 代理人： | 杨立秋 |
| 地址： | 214035 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种嵌入式存储器的多级冗余结构，包括：正常数据存储阵列，用于正常情况的数据存储；第一、二冗余存储阵列，用于替换正常数据存储阵列中的故障列；MBIST控制器，用于控制存储器的自检测行为；MBIST地址发生器，用于产生自检测状态下的存储器地址；MBIST数据发生器，用于产生自检测状态下的数据；MBIST校验模块，用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块，用于对自检测结果作出响应，如存储器出现异常，则改变存储器读写地址映射关系，否则保持不变。这种结构在65nm以下工艺下有利于提高嵌入式存储器自修复率，降低使用中嵌入式存储器失效风险，同时不会过多增加产品硬件开销。 | ||
| 搜索关键词： | 一种 嵌入式 存储器 多级 冗余 结构 | ||
【主权项】：
一种嵌入式存储器的多级冗余结构，其特征在于，包括：正常数据存储阵列(1)，用于正常情况下的数据存储；第一冗余存储阵列(2)和第二冗余存储阵列(3)，用于替换正常数据存储阵列(1)中的故障列；MBIST控制器(4)，用于控制存储器的自检测行为；MBIST地址发生器(5)，用于产生自检测状态下的存储器地址；MBIST数据发生器(6)，用于产生自检测状态下的数据；MBIST校验模块(7)，用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块(8)，用于对自检测结果作出响应；MBIST控制器(4)控制自检测状态下MBIST地址发生器(5)和MBIST数据发生器(6)，MBIST控制器(4)和MBIST地址发生器(5)一起控制MBIST校验模块(7)和MBIST响应模块(8)的工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610055554.0/，转载请声明来源钻瓜专利网。
