[发明专利]LTPS阵列基板的制作方法

摘要

本发明提供一种LTPS阵列基板的制作方法，通过采用一道半色调光罩将NMOS区的第一多晶硅层的N型重掺杂与沟道掺杂、及PMOS区的第二多晶硅层的P型重掺杂这三道原本需要三道光罩的制程整合到一道光罩制程中，节省两道曝光制程，大大提升曝光产能，同时节省了两张光罩的制作成本，可有效降低LTPS阵列基板的制作成本，制得的LTPS阵列基板具有良好的电学性能。

主权项

1.一种LTPS阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供一基板(10)，在所述基板(10)上定义出NMOS区与PMOS区，在所述基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NMOS区的遮光层(20)；步骤2、在所述遮光层(20)、及基板(10)上形成缓冲层(30)，在所述缓冲层(30)上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，对所述多晶硅层进行图形化处理，得到位于NMOS区的第一多晶硅层(40)、及位于PMOS区的第二多晶硅层(90)；步骤3、在所述第一多晶硅层(40)、第二多晶硅层(90)、及缓冲层(30)上涂布光阻层(33)，采用一道半色调光罩对所述光阻层(33)进行曝光、显影后，在所述光阻层(33)上形成对应于所述第二多晶硅层(90)两端的第一通孔(331)，暴露出所述第二多晶硅层(90)的两端，同时在所述光阻层(33)上形成对应于所述第一多晶硅层(40)两端的第一凹槽(333)；以所述光阻层(33)为掩模，对所述第二多晶硅层(90)的两端进行P型重掺杂，得到两P型重掺杂区(91)，所述第二多晶硅层(90)上位于两P型重掺杂区(91)之间的区域形成第二沟道区(92)；采用干蚀刻制程对所述光阻层(33)进行灰化，减薄所述光阻层(33)的厚度，使得第一凹槽(333)转化为第二通孔(335)，暴露出所述第一多晶硅层(40)的两端，以所述光阻层(33)为掩模，对所述第一多晶硅层(40)的两端进行N型重掺杂，得到两N型重掺杂区(41)；采用光阻剥离制程将剩余的光阻层(33)完全剥离，暴露出第一多晶硅层(40)与第二多晶硅层(90)，对所述第一多晶硅层(40)、及第二多晶硅层(90)进行P型轻掺杂，以实现对所述第一多晶硅层(40)的沟道掺杂。