[发明专利]一种基于高速串行器的输入电路结构在审
| 申请号： | 201610061973.5 | 申请日： | 2016-01-29 |
| 公开（公告）号： | CN105743512A | 公开（公告）日： | 2016-07-06 |
| 发明（设计）人： | 吴凯;刘菲;张建;李成 | 申请（专利权）人： | 成都科创谷科技有限公司 |
| 主分类号： | H03M9/00 | 分类号： | H03M9/00 |
| 代理公司： | 成都弘毅天承知识产权代理有限公司 51230 | 代理人： | 杨保刚 |
| 地址： | 610041 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于高速串行器的输入电路结构，本发明涉及信号转换领域，其旨在解决现有串行器存在采集时钟对原数据开窗区域选取不合理，相同串行器中不同的时钟发生器采集时钟频率不匹配并导致输出数据误差较大，同时存在芯片输入端阈值电压逻辑1/0固定等技术问题。该结构主要包括第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；反馈时钟发生器。本发明用于信号的高速串行。 | ||
| 搜索关键词： | 一种 基于 高速 串行 输入 电路 结构 | ||
【主权项】：
一种基于高速串行器的输入电路结构，包括并行源信号，其特征在于，还包括第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；反馈时钟发生器：接收第一时钟发生器输出的第一时钟信号以获得基准时钟，输出反馈时钟信号，用于构建延时信号采集时间窗口；第二多路复用电路：其采样时钟端口接收反馈时钟发生器输出的反馈时钟信号，输入端接收第一多路复用电路输出的混合信号且输出端输出串行信号；数字输入电路：接收第二多路复用电路输出的串行信号，其中包括分压电路、比较电路和参考电压电路，分压电路将串行信号限幅后发送给比较电路，参考电压电路向比较电路提供能够变化的反相参考电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都科创谷科技有限公司，未经成都科创谷科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610061973.5/，转载请声明来源钻瓜专利网。
