[发明专利]一种SRAM型FPGA触发器抗单粒子效应性能评估系统及方法

摘要

本发明提供了一种SRAM型FPGA触发器抗单粒子效应性能评估系统及方法，该试验系统包括上位机和测试板；测试板包括控制处理FPGA、配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA；上位机负责流程控制和数据处理；测试板负责处理上位机发送的命令并进行触发器单粒子翻转检测。本发明通过使用FPGA内置CAPTURE模块把触发器数据捕获到配置存储器中并回读比较来完成触发器SEU(Single‑Event Upset)静态测试，使用由触发器配置而成的移位寄存器链输入输出数据序列对比来完成触发器SEU(Single‑Event Upset)动态测试，系统可以对SRAM型FPGA触发器抗单粒子效应性能进行稳定可靠的评估。

主权项

一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，其特征在于：包括上位机和测试板；上位机放置于试验监控室，用于进行试验设置、试验过程控制和试验结果显示；测试板放置于辐照试验室；测试板包括控制处理FPGA、配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA；所述控制处理FPGA分别与被测FPGA、刷新芯片、存储PROM、SRAM、配置PROM、通信接口相连；控制处理FPGA通过通信接口与上位机相连；存储PROM用于存储用来配置被测FPGA的测试码流，以供刷新芯片读取；配置PROM用于存储配置控制处理FPGA的配置码流；被测FPGA置于辐照试验区；控制处理FPGA包括通信模块、过程控制模块、被测FPGA配置模块、SELECTMAP回读模块、SRAM读写模块；分为静态测试和动态测试，静态测试为：上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中；辐照前，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验的原始对比数据；辐照开始后，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single‑Event Upset)测试结果回传上位机；动态测试为：将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转SEU(Single‑Event Upset)测试前，上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据序列与原始对比数据实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动态SEU测试结果回传上位机。