[发明专利]一种半导体超结功率器件在审
申请号: | 201610104097.X | 申请日: | 2016-02-25 |
公开(公告)号: | CN107123674A | 公开(公告)日: | 2017-09-01 |
发明(设计)人: | 刘磊;王鹏飞;袁愿林;龚轶 | 申请(专利权)人: | 苏州东微半导体有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L29/423 |
代理公司: | 南京经纬专利商标代理有限公司32200 | 代理人: | 吴树山 |
地址: | 215021 江苏省苏州市工业园区*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于半导体功率器件技术领域,特别是涉及一种半导体超结功率器件,包括终端区和元胞区,所述元胞区包括衬底外延层内的漏区、JFET区和多个垂直平行的柱状掺杂区,所述柱状掺杂区的顶部分别设有体区,所述体区内设有源区,所述体区和JFET区之上设有栅氧化层,所述栅氧化层之上设有栅极,所述相邻的柱状掺杂区之间设有两种或两种以上不同宽度的间距,并且所述体区设有两种或两种以上的不同宽度。采用不同间距的柱状掺杂区结构和不同宽度的体区结构协同作用,可以在超结功率器件中引入更多的缓变,使栅漏电容突变变得更加平滑,降低由栅漏电容突变引起的栅极震荡。 | ||
搜索关键词: | 一种 半导体 功率 器件 | ||
【主权项】:
一种半导体超结功率器件,包括终端区和元胞区,所述元胞区包括衬底外延层内的漏区、JFET区和多个垂直平行的柱状掺杂区,所述柱状掺杂区的顶部分别设有体区,所述体区内设有源区,所述体区和JFET区之上设有栅氧化层,所述栅氧化层之上设有栅极,其特征在于,所述相邻的柱状掺杂区之间设有两种或两种以上不同宽度的间距,并且所述体区设有两种或两种以上的不同宽度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州东微半导体有限公司,未经苏州东微半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610104097.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类