[发明专利]一种检测最终时钟输出的延迟锁相环和占空比矫正电路在审
| 申请号： | 201610108676.1 | 申请日： | 2016-02-26 |
| 公开（公告）号： | CN105577173A | 公开（公告）日： | 2016-05-11 |
| 发明（设计）人： | 郭晓锋 | 申请（专利权）人： | 西安紫光国芯半导体有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/085 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 陆万寿 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种检测最终时钟输出的延迟锁相环和占空比矫正电路，包括DLL电路、DCC电路、时钟传输电路和占空比检测电路；DLL电路的输入端连接输入时钟，输出端连接DCC电路的时钟输入端；DCC电路的时钟输出端连接时钟传输电路的输入端，占空比检测电路的输入端连接时钟传输电路的输出端，占空比检测电路的输出端连接DCC电路的控制端。本发明中，由于DCC电路受占空比检测电路的控制，而占空比检测电路检测的是系统最终的输出时钟，所以可以保证系统最终输出时钟的占空比为50％。 | ||
| 搜索关键词： | 一种 检测 最终 时钟 输出 延迟 锁相环 矫正 电路 | ||
【主权项】：
1.一种检测最终时钟输出的占空比矫正电路，其特征在于，包括DLL电路、DCC电路、时钟传输电路和占空比检测电路；DLL电路的输入端连接输入时钟，输出端连接DCC电路的时钟输入端；DCC电路的时钟输出端连接时钟传输电路的输入端，占空比检测电路的输入端连接时钟传输电路的输出端，占空比检测电路的输出端连接DCC电路的控制端；占空比检测电路由单端转双端电路、电平检测电路和比较器依次连接组成；占空比检测电路的输入为时钟传输电路最终输出的输出时钟，输出时钟经过单端转双端电路转换为差分的时钟信号LDCCR和LDCCF，此差分时钟信号通过电平检测电路来检测其高电平和低电平持续时间，生成代表高电平和低电平有效时间的电压模拟信号LCMPR和LCMPF，将此对电压信号送入比较器进行比较，产生代表占空比是否大于50％的DCC控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司，未经西安紫光国芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610108676.1/，转载请声明来源钻瓜专利网。
