[发明专利]栅极驱动电路

摘要

一种栅极驱动电路，其包含数个GOA电路单元。每一级GOA电路单元包含下拉维持模块，用来维持第二控制节点在非扫描期间的电平，以维持扫描信号的低电平。本发明的GOA电路单元的下拉维持模块利用第一晶体管和第二晶体管配合第一时钟信号和第二时钟信号的设计，使得所述下拉维持模块在该扫描信号不需输出脉冲期间，仍能持续输出信号以开启该下拉模块。因此该扫描信号在不需输出脉冲期间，仍会因开启的该下拉模块作用而下拉至低电平。所以本发明解决现有技术下拉维持模块无法持续运作的技术问题，具有提升GOA电路单元输出扫描信号稳定性的有益效果。

主权项

一种栅极驱动电路，其包含：数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、下一级GOA电路单元输出的扫描信号、第一时钟信号以及第二时钟信号，在输出端输出扫描信号，所述第一时钟信号和所述第二时钟信号互为反相，其特征在于，每一级GOA电路单元包含：输入控制模块，用来于接收所述前一级GOA电路单元输出的扫描信号时导通，以控制第一控制节点的电平；输出控制模块，电性连接所述第一控制节点，用来依据施加于所述第一控制节点的电压，控制输出的所述扫描信号；下拉模块，电性连接所述输出控制模块，用来依据第二控制节点的电平下拉所述扫描信号的电平；及下拉维持模块，电性连接所述下拉模块，用来维持所述第二控制节点在非扫描期间的电平，以维持所述扫描信号的低电平，其包含：第一晶体管，其第一控制端和第一输入端皆电性连接所述第一时钟信号；第二晶体管，其第二控制端和第二输入端皆电性连接所述第二时钟信号；第三晶体管，其第三控制端和第三输入端皆电性连接所述第一晶体管的第一输出端；第四晶体管，其第四控制端电性连接所述第一控制节点，其第四输入端电性连接所述第三晶体管的第三输出端，其第四输出端电性连接一固定电压；第五晶体管，其第五控制端电性连接所述第三晶体管的第三输出端，其第五输入端电性连接所述第一晶体管的第一输出端，其第五输出端电性连接所述第二控制节点；及第六晶体管，其第六控制端电性连接所述第一控制节点，其第六输入端电性连接所述第二控制节点，其第六输出端电性连接所述固定电压。