[发明专利]一种数据读取电路

摘要

本发明实施例公开了一种数据读取电路，应用于第二时钟域，第一时钟域向第二时钟域发送数据的同时发送随路时钟信号，其特征在于，数据读取电路包括相位差确定模块、时延检测模块以及读取控制模块，相位差确定模块接入随路时钟信号和第二时钟域的时钟信号，其中：相位差确定模块用于确定随路时钟信号和第二时钟域的时钟信号之间的相位差；时延检测模块用于检测数据从缓存器传输到触发器的时延值；读取控制模块用于根据相位差和时延值，确定触发器能够读取到缓存器输出的数据的第二时钟域的时钟信号的触发边沿。采用本发明，可以确定随路时钟信号与本域的时钟信号的相位差，进而实现数据读取。

主权项

一种数据读取电路，所述电路应用于第二时钟域，所述第二时钟域包括用于写入第一时钟域发送的数据的缓存器和用于读取所述缓存器输出的数据的触发器，所述第一时钟域发送所述数据的同时发送随路时钟信号，所述随路时钟信号为所述第一时钟域的时钟信号，其特征在于，所述电路包括相位差确定模块、时延检测模块以及读取控制模块，所述相位差确定模块接入所述随路时钟信号和所述第二时钟域的时钟信号，所述相位差确定模块与所述读取控制模块连接，所述时延检测模块与所述读取控制模块连接，其中：所述相位差确定模块，用于确定所述随路时钟信号和所述第二时钟域的时钟信号之间的相位差，并将其发送至所述读取控制模块；所述时延检测模块，用于检测所述数据从所述缓存器传输到所述触发器的时延值，并将其发送至所述读取控制模块；所述读取控制模块，用于根据所述相位差和所述时延值，确定所述触发器能够读取到所述缓存器输出的数据的所述第二时钟域的时钟信号的触发边沿。